[发明专利]CMOS器件应力膜的形成方法有效
| 申请号： | 201010266056.3 | 申请日： | 2010-08-19 |
| 公开（公告）号： | CN102376645A | 公开（公告）日： | 2012-03-14 |
| 发明（设计）人： | 韩秋华;黄敬勇 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/31 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | cmos 器件 应力 形成 方法 | ||
1.一种CMOS器件应力膜的形成方法，其特征在于，包括：
提供半导体结构，其包括CMOS器件；
在所述CMOS器件的表面形成具有拉伸应力的第一应力膜；
采用光刻工艺，去除位于PMOS晶体管所在区域的第一应力膜；
在所述PMOS晶体管以及第一应力膜的表面依次形成具有拉伸应力的第二应力膜以及硬掩模层；
采用光刻工艺，去除位于PMOS晶体管所在区域的硬掩模层；
以所述硬掩模层为掩模，刻蚀去除位于PMOS晶体管所在区域的第二应力膜。
2.如权利要求1所述的形成方法，其特征在于，在刻蚀第二应力膜后，还包括在PMOS晶体管所在区域的表面形成具有压缩应力的第三应力膜的步骤。
3.如权利要求1所述的形成方法，其特征在于，所述形成第一应力膜前，还包括在CMOS器件的表面形成刻蚀阻挡层的步骤。
4.如权利要求3所述的形成方法，其特征在于，所述刻蚀阻挡层为氧化硅材质的低温氧化层。
5.如权利要求4所述的形成方法，其特征在于，所述刻蚀阻挡层的厚度范围为
6.如权利要求1所述的形成方法，其特征在于，所述第一应力膜与第二应力膜的材质均为氮化硅。
7.如权利要求6所述的形成方法，其特征在于，所述第一应力膜与第二应力膜的厚度比范围为(1∶1，3∶1]。
8.如权利要求7所述的形成方法，其特征在于，位于NMOS晶体管所在区域的第一应力膜与第二应力膜的厚度之和范围为
9.如权利要求1所述的形成方法，其特征在于，所述硬掩模层的材质为氧化硅。
10.如权利要求9所述的形成方法，其特征在于，所述硬掩模层的厚度范围为
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010266056.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
