[发明专利]CMOS器件应力膜的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种CMOS器件应力膜的形成方法。

背景技术

在CMOS器件中，提高场效应晶体管的开关频率的一种主要方法是提高驱动电流，而提高驱动电流的主要途径是提高载流子迁移率。现有一种提高场效应晶体管载流子迁移率的技术是应力膜技术，通过在场效应晶体管的表面形成应力膜，而在沟道区域构成稳定应力，提高沟道中的载流子迁移率。

申请号为200510093507.7的中国专利文献中公开了一种具有应力膜的金属氧化物半导体场效应晶体管，其在沿着源极～漏极的方向上，在NMOS晶体管表面形成拉伸应力(Tensile Strain)的应力膜，使得P沟道区域中的分子排列更加疏松，从而提高电子的迁移率；而在PMOS晶体管表面形成压缩应力(Compressive Strain)的应力膜，使得N沟道区域内的分子排布更加紧密，有助于提高空穴的迁移率。

图1至图7为一种现有的CMOS器件的应力膜形成方法的示意图。

如图1所示，首先，在NMOS晶体管10和PMOS晶体管20上形成拉伸应力(Tensile Strain)的应力膜30，应力膜30可以增加NMOS晶体管的导电沟道内电子的迁移率，在应力膜30上形成硬掩模层40，在NMOS晶体管10对应的硬掩模层40a上形成光掩模图形50。如图2所示，刻蚀去除PMOS晶体管20上的硬掩模层。如图3所示，灰化去除光掩模图形50。如图4所示，刻蚀去除位于PMOS晶体管20上部分硬掩模层40b。如图5所示，PMOS晶体管和硬掩模层40a上形成在形成压缩应力(Compressive Strain)的应力膜60，其可以增加空穴的迁移率。接着，如图6所示，在PMOS晶体管对应的应力膜60上形成光掩模图形70，然后刻蚀去除NMOS晶体管上的应力膜60，其中硬掩模层40a用来作刻蚀停止层。接着，如图7所示，去除光掩模图形70和硬掩模层40a，从而形成位于PMOS晶体管上的压缩应力的应力膜60，位于NMOS晶体管上的拉伸应力的应力膜30。

现有的CMOS器件的应力膜形成方法存在如下问题：为获得较好的应力效果，应力膜30通常沉积得较厚，远大于硬掩模层40的厚度，在进行PMOS晶体管区域的应力膜刻蚀时，用于遮盖NMOS晶体管区域的硬掩模层40极易被消耗完。此外，由于CMOS器件表面并不是平齐的，而存在许多突出于半导体衬底的栅极，栅极与栅极之间构成凹槽。当在NMOS晶体管10以及PMOS晶体管20表面形成拉伸应力的应力膜30时，一方面，所述应力膜30形成拐角、褶皱，极易断裂而影响应力的效果；另一方面，所述应力膜30在凹槽处沉积时容易形成空洞，使得后续刻蚀过程容易在空洞处停止，刻蚀不彻底而造成残留。且所述应力膜30越厚，其均匀性越差，上述缺陷也越明显。

发明内容

本发明解决的问题是在CMOS器件应力膜的形成工艺中，防止硬掩模被过消耗，且避免应力膜产生断裂以及形成空洞的现象。

本发明提供的一种CMOS器件应力膜的形成方法，其特征在于，包括：

提供半导体结构，其包括CMOS器件；

在所述CMOS器件的表面形成具有拉伸应力的第一应力膜；

采用光刻工艺，去除位于PMOS晶体管所在区域的第一应力膜；

在所述PMOS晶体管以及第一应力膜的表面依次形成具有拉伸应力的第二应力膜以及硬掩模层；

采用光刻工艺，去除位于PMOS晶体管所在区域的硬掩模层；

以所述硬掩模层为掩模，刻蚀去除位于PMOS晶体管所在区域的第二应力膜。

在刻蚀第二应力膜后，还包括在PMOS晶体管所在区域的表面形成具有压缩应力的第三应力膜的步骤。

可选的，所述形成第一应力膜前，还包括在CMOS器件的表面形成刻蚀阻挡层的步骤。所述刻蚀阻挡层为氧化硅材质的低温氧化层。所述刻蚀阻挡层的厚度范围为

可选的，所述第一应力膜与第二应力膜的材质均为氮化硅。所述第一应力膜与第二应力膜的厚度比范围为(1∶1，3∶1]。位于NMOS晶体管所在区域的第一应力膜与第二应力膜的厚度之和范围为

可选的，所述硬掩模层的材质为氧化硅。所述硬掩模层的厚度范围为

本发明所提供的CMOS器件应力膜的形成方法，在制作NMOS晶体管表面具有拉伸应力的应力膜时，采用双层分步沉积刻蚀工艺，改善应力膜的均匀性，从而避免应力膜产生断裂或形成空洞的现象，同时仅在第二步刻蚀时使用硬掩模，而防止硬掩模层被过消耗。

附图说明