[发明专利]芯片测试电路

权利要求书

1.一种芯片测试电路，其特征在于，包含有：

一第一压缩电路，依据该芯片输出的一第一组反馈信号产生一第一压缩信号，其中该第一组反馈信号包含一第一反馈信号；

一第二压缩电路，依据该芯片输出的一第二组反馈信号产生一第二压缩信号，其中该第二组反馈信号包含一第二反馈信号；

一判断电路，耦接该第一压缩电路与该第二压缩电路，用以选择性地依据该第一压缩信号、该第二压缩信号、该第一反馈信号、及该第二反馈信号其中之一或其组合产生一判断信号；以及

一接口电路，耦接该判断电路，依据该判断信号，产生一测试结果，以判断该芯片是否有瑕疵。

2.根据权利要求1所述的芯片测试电路，其特征在于，该接口电路还依据该第一反馈信号或该第二反馈信号与该判断信号，以产生该测试结果。

3.根据权利要求1所述的芯片测试电路，其特征在于，该判断电路包含有：

一第一计算器，分别接收该第一反馈信号与该第二反馈信号，对该第一反馈信号与该第二反馈信号进行逻辑运算，以产生一输出信号；以及

一第二计算器，接收该第一压缩信号、该第二压缩信号与该输出信号，对该第一压缩信号、该第二压缩信号与该输出信号进行逻辑运算，以产生该判断信号。

4.根据权利要求3所述的芯片测试电路，其特征在于，该第一计算器为一互斥或门逻辑电路，且该第二计算器为一或门逻辑电路。

5.根据权利要求1所述的芯片测试电路，其特征在于，还包含有：

一第一读取压缩电路，包含有N个读取单元，且用以接收并输出芯片回传的该第一组反馈信号，其中N为正整数且小于无限大；以及

一第二读取压缩电路，包含有M个读取单元，且用以接收并输出芯片回传的该第二组反馈信号，其中M为正整数且小于无限大。

6.根据权利要求5所述的芯片测试电路，其特征在于，该数值N等于该数值M。

7.根据权利要求5所述的芯片测试电路，其特征在于，该数值N等于该数值M且均等于4。

8.根据权利要求5所述的芯片测试电路，其特征在于，该数值N不等于该数值M。

9.根据权利要求1所述的芯片测试电路，其特征在于，该芯片为一内存元件、一包含内存元件的半导体装置或一逻辑元件。

10.根据权利要求1所述的芯片测试电路，其特征在于，该芯片为一晶片型式、裸晶型式或封装芯片型式。

11.根据权利要求1所述的芯片测试电路，其特征在于，兼容于一修复算法。

12.一种芯片测试电路，其特征在于，包含有：

多个写入单元，耦接该芯片内部的至少一电路，该多个写入单元区分为一第一组写入单元与一第二组写入单元；

一第一接口电路，耦接该多个写入单元，接收一测试信号，传送该测试信号至该多个写入单元，以将该测试信号输入该芯片内部的电路；

一第一开关，设置于该第一组写入单元以及该第二组写入单元间，选择性地耦接该第一组写入单元及该第二组写入单元；

多个读取单元，耦接该芯片内部的至少一电路，接收并输出该芯片的电路的反馈信号，且该多个读取单元区分为一第一组读取单元与一第二组读取单元，其中该第一组读取单元输出第一组反馈信号，该第一组反馈信号至少包含有一第一反馈信号；该第二组读取单元输出第二组反馈信号，该第二组反馈信号至少包含有一第二反馈信号；

一第一压缩电路，耦接该第一组读取单元的这些读取单元，压缩处理该第一组读取单元输出的该第一组反馈信号，以产生一第一压缩信号；

一第二压缩电路，耦接该第二组读取单元的这些读取单元，压缩处理该第二组读取单元输出的该第二组反馈信号，以产生一第二压缩信号；

一判断电路，耦接该第一压缩电路与该第二压缩电路，用以选择性地依据该第一压缩信号、该第二压缩信号、该第一反馈信号、及该第二反馈信号其中之一或其组合产生一判断信号；以及

一接口电路，耦接该判断电路，依据该判断信号产生一测试结果，以判断该芯片是否有瑕疵。

13.根据权利要求12所述的芯片测试电路，其特征在于，该接口电路还依据该第一反馈信号或该第二反馈信号与该判断信号，产生该测试结果。