[发明专利]双向表面电场减弱的漏极隔离DDDMOS晶体管及方法

说明书

技术领域

本发明涉及一种集成电路器件及方法，具体涉及一种高压及功率集成电路器件及方法。

背景技术

在功率及高压集成电路制造中，常常会采用双扩散漏极功率金属氧化物场效应晶体管DDDMOS阵列(如图1所示)来提供大的输出电流。目前常用的功率DDDMOS结构由于耗尽区的展开只是在水平方向(如图2所示)，在漏极掺杂浓度较高时无法将漏区完全耗尽以提高器件的击穿电压。所以无法在承受高电压的同时提供低的导通电阻。同时由于表面的场强最为集中，所以击穿往往发生在器件表面。

发明内容

本发明所要解决的技术问题是提供一种双向表面电场减弱的漏极隔离DDDMOS晶体管，它可以在承受高电压的同时提供低的导通电阻，有效的改善器件的工作频率。

为了解决以上技术问题，本发明提供了一种双向表面电场减弱的漏极隔离DDDMOS晶体管；包括：漏区和位于漏区两侧的体注入区，在漏区具有一层夹断注入层与漏区两侧的体注入区连接。

本发明的有益效果在于：在双扩散漏极金属氧化物场效应晶体管的漏区加入了与体注入区连接的注入结构。在漏区加高电压时漏区纵向的电场可以有效的将漏极耗尽，从而有效减小表面电场(Reduced Surface Field)。这样可以在承受高电压的同时提供低的导通电阻。同时由于漏区寄生电容减少，器件的工作频率得到有效的改善。

本发明还提供了一种双向表面电场减弱的漏极隔离DDDMOS晶体管的制作方法，包括以下步骤：

步骤一、在衬底上形成深阱；

步骤二、有源区形成；

步骤三、夹断区注入和漏极漂移区注入；

步骤四、体注入区形成；

步骤五、栅氧化层形成；

步骤六、栅极形成；

步骤七、侧墙形成；

步骤八、源漏区注入。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是传统DDDMOS结构剖面图(a)及平面图(b)；

图2是传统DDDMOS的耗尽区及电势分布示意图；

图3是本发明实施例所述具有夹断层结构的DDDMOS结构剖面图(a)及平面图(b)；

图4是本发明实施例所述方法中，深阱注入步骤的示意图；

图5是本发明实施例所述方法中，有源区形成步骤的示意图；

图6是本发明实施例所述方法中，夹断层注入及高压漂移区注入步骤的示意图；

图7是本发明实施例所述方法中，夹断层注入及高压漂移区注入区推阱步骤的示意图；

图8是本发明实施例所述方法中，体注入区形成步骤的示意图；

图9是本发明实施例所述方法中，多晶硅栅极形成步骤的示意图；

图10是本发明实施例所述方法中，侧墙形成步骤的示意图；

图11是本发明实施例所述方法中，源漏区注入步骤的示意图；

图12是本发明实施例所述方法的流程图。

具体实施方式

本发明在双扩散漏极金属氧化物场效应晶体管的漏区加入了与体注入区连接的注入结构。在漏区加高电压时漏区纵向的电场可以有效的将漏极耗尽，从而有效减小表面电场(Reduced Surface Field)。这样可以在承受高电压的同时提供低的导通电阻。同时由于漏区寄生电容减少，器件的工作频率得到有效的改善。

如图3所示，在漏区具有一层夹断注入层与漏区两侧的体注入区连接，在漏极反向偏置高电压时漏区底部的耗尽区充分扩展，将整个漏区的导电区域耗尽。从而充分减小了表面的电场。提高了器件的击穿电压。

如图12所示，实现该结构的工艺流程具体如下：

(1)、如图4所示，在衬底上形成深阱。

(2)、如图5所示，有源区形成(可采用局部硅氧化隔离或沟槽隔离等)。

(3)、如图6所示，夹断区注入和漏极漂移区注入。

(4)、如图7所示，夹断区和漂移区推阱(如果注入的杂质分布已经满足器件需要也可以省略)。

(5)、如图8所示，体注入区形成。

(6)、栅氧化层形成。

(7)、如图9所示，栅极形成。

(8)、如图10所示，侧墙形成。

(9)、如图11所示，源漏区注入。

本发明利用漏区底部的一个PN结，在器件反向偏置的时候产生一个垂直方向的耗尽区将漏区完全耗尽。这样可以在增加漏区掺杂浓度的同时增加器件的击穿电压。在器件上实现比传统结构更高的击穿电压和导通电阻。

本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。