[发明专利]空气隧道浮栅存储单元及其制造方法

说明书

本申请为分案申请，其原申请是于2006年5月12日向中国专利局提交的专利申请，申请号为200610082697.7，发明名称为“空气隧道浮栅存储单元及其制造方法”。

技术领域

本发明一般涉及一种浮栅存储单元，尤其涉及一种空气隧道(air tunning)浮栅存储单元及制造这种存储单元的方法。

背景技术

如图1所示，常规浮栅存储单元100包括衬底110，衬底110具有掺杂的源极120和漏极130。隧道氧化物层140位于浮栅150和衬底110之间，氧化物-氮化物-氧化物(ONO)叠层160位于浮栅150之上，并且控制栅极170位于ONO叠层160之上。

常规浮栅存储单元100将隧道氧化物层140作为绝缘层，以保存存储在浮栅150上的电荷，而隧道氧化物层140的厚度一般大于7nm。此隧道氧化物层140也可以在常规浮栅存储单元100的编程/擦除操作中，作为电荷传输介质。然而，在多次的编程/擦除操作之后，大量通过隧道氧化物层140的注入电荷将会引起严重的应力引发漏电流(stress-induced leakage current，SILC)，导致隧道氧化物层140的退化，而隧道氧化物层140的退化将会使编程/擦除速度变慢，并且降低常规浮栅存储单元100中的浮栅150的电荷保持能力。

为了加强常规浮栅存储单元100的编程/擦除速度，可以在常规浮栅存储单元100上施加较大的电场。然而，较大的电场将会造成更严重的隧道氧化物层140退化，因此，隧道氧化物层140具有编程/擦除速度上限，限制常规浮栅存储单元100的性能。

有鉴于此，目前需要一种改进的浮栅存储单元，可加强常规浮栅存储单元的性能且避免上述问题。

发明内容

大致来说，本发明满足提供一种空气隧道浮栅存储单元的需要，也提供一种制造这种空气隧道浮栅存储单元的方法。

根据本发明的一个方案，提供一种空气隧道浮栅存储单元。空气隧道浮栅存储单元包含设置在衬底上的空气隧道。将第一多晶硅层限定在空气隧道上，作为浮栅。将氧化物层设置在第一多晶硅层上，使得氧化物层覆盖第一多晶硅层且限定空气隧道的侧壁。将第二多晶硅层限定在氧化物层上，并且图案化第二多晶硅层，以形成字线。在一个实施例中，空气隧道具有大约3nm至大约10nm的厚度范围。在另一个实施例中，空气隧道为真空隧道。

根据本发明的另一个方案，提供一种制造这种空气隧道浮栅存储单元的方法。在衬底上形成牺牲层。将第一多晶硅层形成在牺牲层上，作为浮栅。之后，将氧化物层形成在第一多晶硅层上，使得氧化物层覆盖第一多晶硅层且限定牺牲层的侧壁。将第二多晶硅层形成在氧化物层上，且图案化第二多晶硅层，以形成字线。之后，使用热磷酸浸泡以侧向蚀刻牺牲层，以形成空气隧道。在一个实施例中，牺牲层为氮化物层。在另一个实施例中，牺牲层的厚度在大约3nm到大约10nm的范围内。

可以理解的是上述一般说明及以下详细说明仅为示例性和解释性的，并非限制本发明。

附图简述

包含在本发明中并作为本发明的组成部分的附图用于说明本发明的实施例，并且与本发明的说明一起用来解释本发明的主旨。

图1示出常规浮栅存储单元的剖面图；

图2(a)是NOR/NAND型空气隧道浮栅存储阵列的顶视图，而图2(b)-(c)是在根据本发明的实施例形成NOR/NAND型空气隧道浮栅存储阵列的存储单元的空气隧道之前和之后，沿A-A′线截取的NOR/NAND型浮栅存储阵列的剖面图；

图3(a)是AND型空气隧道浮栅存储阵列的顶视图，而第图3(b)-(c)是在根据本发明的实施例形成AND型空气隧道浮栅存储阵列的存储单元的空气隧道之前和之后，沿A-A′线截取的AND型空气隧道浮栅存储阵列的剖面图；

图4是针对常规浮栅存储单元和根据本发明实施例的空气隧道浮栅存储单元，示出模拟的富雷—诺特海姆式(FN)隧穿电流密度作为电场的函数的曲线图；

图5(a)-(b)是示出根据本发明实施例的空气隧道浮栅存储单元的FN隧穿编程特性和FN隧穿擦除特性的曲线图。

实施方式