[发明专利]一种防止分离栅闪存中堆叠栅极线倒塌的方法

说明书

技术领域

本发明涉及半导体器件的制作领域，特别涉及一种防止分离栅闪存(Split-Gate Flash)中堆叠栅极线倒塌的方法。

背景技术

随着半导体技术的发展，出现了各种存储器件，其中有一种存储器件为分离栅闪存。分离栅闪存由外围控制区域和存储单元区域组成，其中，存储单元区域用于存储信息；外围控制区域，用于对存储单元区域存储的信息进行读取。

图1a至图1e示出了现有技术中存储单元区域制作流程的剖面示意图。

首先，如图1a所示，在半导体衬底100上依次形成浮栅(FG，Floating Gate)氧化层101、FG多晶硅层102、氧化层-氮化层-氧化层(ONO)介质层103、控制栅(Control Gate，CG)多晶硅层104、CG氮化硅层105、CG氧化硅层106、CG氮化硅硬掩膜层107，然后在形成的顶层CG氮化硅硬掩膜层107上涂布第一光阻胶(所述第一光阻胶未示出)。图案化该第一光阻胶，以该图案化的光阻胶为掩膜，依次刻蚀CG氮化硅硬掩膜层107、CG氧化硅层106、CG氮化硅层105、CG多晶硅层104和ONO介质层103，形成两个CG，两个CG之间有一定距离，裸露出FG多晶硅层102，灰化去除第一光阻胶。

在该步骤中，为了简化叙述，可以将FG多晶硅层102称为FG材料层，将ONO介质层103称为介质层，将CG多晶硅层104、CG氮化硅层105、CG氧化硅层106及CG氮化硅硬掩膜层107称为CG材料层。

接下来，如图1b所示，在每个CG的两侧形成CG侧壁层108，该CG侧壁层为氧化层-氮化层(ON)结构。

如图1c所示，以上述CG侧壁层108和CG为掩膜，刻蚀FG多晶硅层102，形成FG，在两个FG之间裸露出FG氧化层101。

再接下来，在CG的上表面、及裸露的FG氧化层101涂布第二光阻胶112(图中未画出)后，图案化第二光阻胶112，得到第二光阻胶图案。该第二光阻胶图案暴露出CG之间的FG氧化层101，以该第二光阻胶图案为掩膜，采用离子注入方式10进行离子注入，如图1d所示；

在本步骤中，采用离子注入方式10注入的离子可以为砷，能量为E 15，作为公共电极。

最后，如图1e所示，在进行离子注入后，在两个CG之间的半导体衬底100和FG氧化层101内形成堆叠栅极线111，采用湿法清洗方式去除CG侧壁层108，然后灰化去除第二光阻胶112后，在CG和FG的外侧依次形成氧化层109及沉积多晶硅膜，所述多晶硅膜最终将形成擦除栅(Erase Gate，EG)110，(图1d中只示出两个FG之间的EG)，该EG位于SL上方。所述氧化层109用于隔离FG和EG。

在上述过程中，灰化去除第一光阻胶或灰化去除第二光阻胶就是将半导体衬底加热，比如加热到250摄氏度以上，同时第一光阻胶或第二光阻胶暴露在氧等离子体或臭氧中反应去除掉。

采用上述过程所制作的存储单元区域位于半导体衬底上的两个字线(WL，Word Line)之间，两个字线是由位于CG和FG外侧的氧化层109构成。

在上述过程中，在半导体衬底100内以离子注入的方式形成堆叠栅极线时，会采用比较高的能量，这是为了减小所形成的堆叠栅极线电阻，增强读取存储单元区域的电流，保证可以在堆叠栅极线上形成比较薄且隔离效果比较好的氧化层109。

但是，在上述过程中，在形成堆叠栅极线时，采用的高能量离子注入方式，也会使得第二光阻胶图案中的表层光阻胶被充气及变硬，在后续的灰化去光刻胶过程中，很难去除掉，因此必须采用更高的温度。但是，第二光阻胶由于被高能量注入的离子，使得不同区域的性质并不相同。在采用更高的温度灰化去除第二光阻胶时，第二光阻胶不同区域具有的不同膨胀程度也会增加，从而使得在堆叠栅极线上由第二光阻胶(去除过程中会流到堆叠栅极线表面)形成的压力很大且不均匀，特别是随着半导体器件的特征尺寸的减小，堆叠栅极线的高宽比越来越大，这种压力就会更大及更不均匀。这样，最终就会导致堆叠栅极线的倒塌，使得所制作的分离栅闪存良率降低。

发明内容

有鉴于此，本发明提供一种防止分离栅闪存中堆叠栅极线倒塌的方法，该方法能够在制作分离栅闪存的存储单元区域过程中，在不降低分离栅闪存良率的情况下防止堆叠栅极线的倒塌。

为达到上述目的，本发明实施的技术方案具体是这样实现的：

一种防止分离栅闪存中堆叠栅极线倒塌的方法，该方法应用于分离栅闪存的存储单元区域制作，包括：