[发明专利]模型基板的使用方法

说明书

技术领域

本发明涉及基板处理装置中的模型基板的使用方法。

背景技术

在半导体装置的制造工序中，有时对基板例如晶片利用CVD(Chemical Vapor Deposition)及PVD(Physical Vapor Deposition)进行成膜处理，这些处理例如在共用的输送室内使用具备多个成膜处理模块的系统即半导体制造装置进行。

但是，在该半导体制造装置中，为了对作为制品的晶片(称为制品晶片)进行稳定的成膜处理，有时首先将试验用晶片即模型晶片输送到成模模块，对该模型晶片进行成膜处理。其后，将成批的该制品晶片输送到上述成模模块对该制品晶片进行成膜处理。这样，通过进行模型晶片的运用，可在对制品晶片执行处理之前使构成模块的处理容器内的氛围稳定。这样，在对制品晶片进行处理之前，即使在开发阶段进行各种实验也使用模型晶片，通过对该模型晶片进行成膜处理而解析膜质及膜厚的面内分布，来进行成模模块的各参数的最佳值的决定及硬件的改善等。

通过对模型晶片重复进行成膜处理，在其表面层叠膜。但是，当层叠膜时，因该膜的结晶性等的影响而对模型晶片施加应力，造成模型晶片的翘曲。虽然以周缘部比中央部高的方式发生的翘曲或者以中央部比周缘部高的方式发生的翘曲取决于成膜的膜的种类，但是，同一种膜的累积膜厚越大，则对模型晶片在同一方向施加的应力越大，翘曲量越大。

这样，当模型晶片的翘曲量变大时，变成在各模块中在吸附保持晶片的例如静电卡盘上不能均匀地吸附模型晶片的整个面。于是，在进行CVD的成模模块中成膜气体蔓延到模型晶片的背面，而在进行PVD的成膜模块中蔓延有从靶(タ一ゲツト)供给的原子。这样，当模型晶片的背面蔓延有成膜气体、原子时，由于对其背面进行成膜，因而产生颗粒，或者造成静电卡盘的温度不稳定。其结果是，对制品晶片的处理产生影响或者有可能不能进行正常实验。另外，当翘曲的程度变大时，有时还在吸附时施加过大的力而造成模型晶片的破损。

为了抑制在这样的静电卡盘上的吸附不良，通常对模型晶片设定使用次数限制值，对使用次数达到该限制值的予以废弃。该使用次数限制值通过测定将规定的膜连续层叠于模型晶片时的翘曲量(曲率)的预先实验结果而决定的固定值。但是，当层叠与在该预先实验中成膜的膜不同的种类的膜、不同膜厚的膜，或者层叠多种类型的膜时，在模型晶片的使用次数达到其限制值时翘曲量反而变小，实际上可以进行更多次数的膜的成膜，但却将该模型晶片废弃。根据这样的情况，具备成膜模块的系统需求可抑制模型晶片的翘曲量的运用方法。另外，专利文献1记载了在装置启动后为了使该装置的处理稳定，使用模型晶片进行处理，或者出于对在制品晶片上成膜的膜进行试验的目的而对模型晶片进行成膜，但是没有记载上述问题及其解决方法。

专利文献1：日本特开平9-143674(段落0008、0013、0039)

发明内容

本发明是鉴于这样的问题而设立的，其目的在于提供一种在可抑制模型基板的翘曲的基板处理中的模型基板的使用方法。

本发明提供一种模型基板的使用方法，在将对基板进行成膜处理的多个工艺室与基板输送室连接的基板处理装置中使用，其特征在于，包含：

从模型基板收纳部取出模型基板，经由所述基板输送室将其输入到工艺室内，进行成膜处理的工序；

对收纳于所述模型基板收纳部的多个模型基板每一个，基于在工艺室进行的工艺制法通过计算机制作成含有成膜的膜的种类和膜厚的成膜履历的工序；

利用按照膜的种类使膜厚和成膜引起的基板的曲率变化对应的曲率数据，基于该曲率数据和模型基板的所述成膜履历，通过计算机求出该模型基板的曲率的工序；和

基于在所述工序求出的模型基板的曲率、曲率数据、包含在所述工艺室预定的成膜处理的膜的种类及膜厚的工艺规程，制作该模型基板向工艺室的输送规程以抑制该模型基板的翘曲的工序。

另外，本发明另一方面提供一种模型基板的使用方法，在将对基板进行成膜处理的多个工艺室与基板输送室连接的基板处理装置中使用，其特征在于，包含：

从模型基板收纳部取出模型基板，经由所述基板输送室将其输入到工艺室内，进行成膜处理的工序；

将收纳于所述模型基板收纳部的多个模型基板输入到用于调整该模型基板的朝向的调整室内，通过翘曲检测器对所述多个模型基板的每一个求出曲率的工序；和