[发明专利]LDMOS高压器件结构及制备方法

说明书

技术领域

本发明涉及一种LDMOS高压器件结构。本发明还涉及一种LDMOS高压器件的制备方法。

背景技术

击穿电压(BV)和器件比导通电阻(Rsp)对高压横向双扩散金属氧化物半导体晶体管(LDMOS)而言，是一对很重要的需要平衡的技术指标。而在一定的漂移区浓度的器件中，他们又都受到器件尺寸(pitch)的影响。现有的普通双RESURF(降低表面电场)NLDMOS高压器件结构(见图1)，通过在漂移区中增加表层P型埋层(Ptop层)引入电荷平衡的概念，可以将器件漂移区中的浓度提高，从而在满足BV的条件下减小器件的Rsp。但是在这种结构中，由于漂移区中间位置的电场强度较低，影响了漂移区平均电场的进一步提高，使器件的耐压效率较低。

发明内容

本发明要解决的技术问题是提供一种LDMOS高压器件结构，该结构能进一步提高器件的耐压。

为解决上述技术问题，本发明的LDMOS高压器件结构，该LDMOS高压器件中，漂移区内的硅表面有与LDMOS高压器件的漂移区掺杂类型相反的埋层注入区，该埋层注入区由两段以上相互分离的注入区组成。

本发明还提供一种LDMOS高压器件结构的制备方法，为：在形成漂移区之后，采用光刻工艺定义出需要注入的埋层注入区，所述光刻工艺中所用的掩模板的埋层注入区分为两段以上，而后进行离子注入形成掺杂类型与漂移区相反的埋层注入区。

本发明的LDMOS高压器件结构，通过将传统双RESURF结构中的埋层注入区域分段，在漂移区两端的电场峰之间的低电场区引入电场峰，达到提高平均电场的作用。这样，在器件漂移区不变的情况下可以提高器件的击穿电压。而在相同的耐压条件下所需要的漂移区长度可以缩短，从而进一步减小高压LDMOS的导通电阻和比导通电阻。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为现有的双RESURF结构的LDMOS高压器件结构；

图2为本发明的双段式LDMOS高压器件结构；

图3为LDMOS高压器件的横向电场分布示意图；

图4为LDMOS高压器件的击穿电压曲线示意图；

图5为本发明的多段式LDMOS高压器件结构；

图6为本发明的多段式双RESURF结构横向电场分布示意图；

图7为本发明的双段结合场板式双RESURF LDMOS高压器件结构示意图；

图8至图12为与本发明的LDMOS高压器件结构制备流程相应的结构示意图。

附图标记说明

1 源极             2  栅极

3 漏极             4  P+体电极引出端

5 N+源区引出端     6  P阱体区

7 表层P型埋层      8  N阱漂移区

9 P型衬底          10 N+源区引出端

具体实施方式

本发明的LDMOS高压器件结构，在漂移区内的硅表面有与LDMOS高压器件的漂移区掺杂类型相反的埋层注入区，该埋层注入区由两段以上相互分离的注入区组成。在器件制作过程中，将掩模板的注入区分段，使注入的掺杂杂质不连续，可以形成如图2所示的结构。这样在注入区中断的地方将引入一个强电场峰，同时可能伴随一个电场谷，在设计合理的条件下，器件漂移区的平均电场将会提高，从而在尺寸不变的条件下获得更高的击穿电压。图3为模拟的横向电场分布示意图，其中虚线表示现有的LDMOS高压器件，实线表示本发明的LDMOS高压器件结构。而图4为击穿电压示意图，同样地，虚线表示现有的LDMOS高压器件，实线表示本发明的LDMOS高压器件结构。如果在耐压条件相同的情况下，则可以减小器件尺寸，降低器件的Rsp。

本发明的LDMOS高压器件的制备方法，为在形成漂移区之后，采用光刻工艺定义出需要注入的埋层注入区，光刻工艺中所用的掩模板的埋层注入区分为两段以上，而后进行离子注入形成掺杂类型与漂移区相反的埋层注入区.

以NLDMOS为例，一具体的制备流程有：

1)在P型衬底9上利用光刻胶定义出漂移区的位置(具体为打开部分区域)，而后进行离子注入，通过高温推进，形成N型深阱，为器件的N阱漂移区8(见图8)；