[发明专利]金属栅极的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属栅极的形成方法。

背景技术

随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(gate last)”工艺为形成金属栅极的一个主要工艺。

专利公开号为CN101438389A的中国专利申请提供一种使用“后栅极”工艺形成金属栅极的方法，包括：提供基底，所述基底上形成有替代栅结构、及位于所述基底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述替代栅结构后形成沟槽；最后对所述沟槽填充介质和金属，以形成栅介质层和金属栅电极层。

实际应用中发现，通过上述技术方案形成的半导体器件的可靠性较低。

发明内容

本发明解决的问题是提供一种金属栅极的形成方法，以解决采用现有技术形成的半导体器件可靠性较低的问题。

为解决上述问题，本发明提供一种金属栅极的形成方法，包括：

提供基底，所述基底上形成有替代栅结构，所述替代栅结构包括依次位于基底上的栅介质层和替代栅电极层，所述替代栅结构两侧形成有位于基底表面的侧墙；

在所述基底上形成介质层，所述介质层表面与替代栅电极层表面齐平；

去除部分厚度的替代栅电极层，形成沟槽；

修正所述沟槽，使得所述沟槽的顶部尺寸大于底部尺寸；

去除剩余厚度的替代栅电极层；

对所述沟槽填充金属，形成金属栅电极层。

可选的，所述部分厚度的替代栅电极层为所述替代栅电极层厚度的25％～80％。

可选的，所述替代栅电极层的厚度范围为

可选的，所述栅介质层的厚度范围为

可选的，所述替代栅电极层为多晶硅、锗、锗化硅、氮化硅或氧化硅中的一种或组合。

可选的，所述部分厚度的替代栅电极层的去除方法可以为干法刻蚀或者湿法刻蚀。

可选的，所述剩余厚度的替代栅电极层的去除方法可以为干法刻蚀或者湿法刻蚀。

可选的，所述沟槽的修正工艺为溅射工艺或者反应离子刻蚀工艺。

本发明还提供一种金属栅极的形成方法，包括：

提供基底，所述基底上形成有替代栅结构，所述替代栅结构包括依次位于基底上的栅介质层和替代栅电极层，所述替代栅结构两侧形成有位于基底表面的侧墙；

在所述基底上形成介质层，所述介质层表面与替代栅电极层表面齐平；

去除部分厚度的替代栅电极层，形成沟槽；

修正所述沟槽，使得所述沟槽的顶部尺寸大于底部尺寸；

去除剩余厚度的替代栅电极层和栅介质层；

对所述沟槽填充高K介质和金属，形成金属栅极。

可选的，所述部分厚度的替代栅电极层为所述替代栅电极层厚度的25％～80％。

可选的，所述替代栅电极层的厚度范围为

可选的，所述栅介质层的厚度范围为

可选的，所述替代栅电极层为多晶硅、锗、锗化硅、氮化硅或氧化硅中的一种或组合。

可选的，所述部分厚度的替代栅电极层的去除方法可以为干法刻蚀或者湿法刻蚀。

可选的，所述剩余厚度的替代栅电极层的去除方法可以为干法刻蚀或者湿法刻蚀。

可选的，所述沟槽的修正工艺为溅射工艺或者反应离子刻蚀工艺。

与现有技术相比，上述方案具有以下优点：

本发明通过对去除替代栅电极层形成的沟槽进行修正，使所述沟槽的顶部尺寸大于底部尺寸，避免沟槽填充形成的金属栅极产生空隙，提高金属栅极的质量，进而提高金属栅极所形成的半导体器件的可靠性；

进一步地，本发明通过去除部分厚度的替代栅电极层，保留剩余厚度的替代栅电极层，在沟槽修正工艺环境中，如溅射工艺环境或者反应离子刻蚀工艺环境，所述剩余厚度的替代栅电极层对所述基底进行保护，不受到沟槽修正工艺环境的影响，提高半导体器件的可靠性。

附图说明

图1为本发明第一实施例的金属栅极的形成方法流程示意图。

图2至图7为本发明第一实施例的金属栅极的形成方法结构示意图。

图8为本发明第二实施例的金属栅极的形成方法流程示意图。

图9至图11为本发明第二实施例的金属栅极的形成方法结构示意图。

具体实施方式