[发明专利]一种CMOS超宽带二分频器结构

说明书

技术领域

本发明属于时钟分频技术领域，具体涉及一种基于标准CMOS工艺的适用于超宽带的二分频器结构。

背景技术

随着宽带无线通信技术的发展，高性能时钟电路越来越成为这一技术深入发展的瓶颈。高频分频器作为高频频率综合器的关键模块之一，主要功能就是将系统最高时钟二分频，并且根据需要输出正交I、Q信号。此外，它可以将高速非50%占空比信号二分频为50%占空比信号。它不仅决定了系统的最高工作频率，而且其性能将直接影响锁相环电路的相位噪声以及功耗等等。

目前，主流的分频器包括以下三种类型：1）电流模式锁存器型（CML）（或称之为源极耦合逻辑（SCL））；2）注入锁定型；3）再生型。相较于其他两种结构，CML结构具有相对较宽的工作频带，不仅如此，它对带内噪声具有很好的抑制作用。因此CML结构应用最为广泛。

传统CML结构的负载主要是由两种构成：1）固定负载（电阻、处在线性工作的MOS管）；2）动态负载。正是由于这种负载的使用使得CML的频带工作带宽相对不够宽，以及功耗高等缺点。

发明内容

本发明的目的在于提供一种基于CMOS工艺的，适用于超宽带的二分频器。

本发明提出的适用于超宽带的二分频器，其电路结构包括两个主从结构差分模拟D锁存器，两个D锁存器接成负反馈形式，如图2所示。其输入为差分信号，见图中                                                和，可以为正弦波信号，也可以为方波信号。

本发明中，两个D锁存器均由8 个MOS管M1—M8组成 ，其中，第七、第八MOS管 M7、M8构成放大管，工作在时钟的跟随相，即信号CK的正半周期，其栅极接输入信号；第五、第六MOS管M5、M6构成锁存管，工作在时钟的锁存相，即信号CK的负半周期；第一、第二MOS管M1、M2构成一对随频率变化的动态负载，与放大管一起构成一种共源差分放大电路，提供一定增益；第三MOS管M3构成逻辑部分的动态偏置，工作在时钟的跟随相；第四MOS管M4构成锁存部分的动态偏置，工作在时钟的锁存相。第四MOS管M4减小了输出节点的动态范围，有利于降低功耗。 

本发明中，还提供一个频率到电压的转换电路。工作时，频率到电压的转换电路会根据输入信号的频率输出一电压给第一、第二M1、M2管提供偏置，输出电压的大小随频率变化。

所述频率到电压的转换电路由电阻R1、电容C1，二极管D1、电阻R2和电容C2，电容C3、电阻R3组成；其中，电阻R1与电容C1构成低通滤波器，输出电压的幅度与输入信号的频率有关；二极管D1、电阻R2和电容C2完成交流-直流转换功能；电容C3为隔直流电容，电阻R3为隔交流信号电阻，提供直流电压。

本发明在高频时通过降低负载从而降低输出节点的RC常数，提高电路的最高工作频率；在低频时通过增大负载从而增大输出节点的RC常数，降低电路最低工作频率。通过此项技术有效增加了分频器的工作频率范围，其上下限频率比可达250左右。本发明电路同时具备低功耗、低噪声、高速等性能。

本发明具有以下有益效果：

1、可以有效拓宽二分频器的工作频率范围；

2、可以使二分频器工作在百兆赫兹到几十吉赫兹频段；

3、可以在功耗、噪声、宽带、速度等性能之间得到很好的折中；

4、可以为宽带无线通信系统，特别是超宽带系统的设计带来方便。

附图说明

图1为CML结构的二分频器框图。

图2为CML结构的二分频器时序图。

图3为本发明的二分频器的具体电路图。

图4为本发明的二分频器跟随相的电路图。

图5为本发明的二分频器锁存相的电路图。

图6为本发明的二分频器频率到电压转换的电路图。

具体实施方式

下面结合附图对本发明进一步详细说明。

图1为CML结构二分频器的结构框图。该结构包含两个主从结构差分D锁存器，这两个锁存器接成负反馈形式，输入时钟为差分信号和，可以是正弦信号，也可以是方波信号。输出两对正交差分信号：和，和。在时钟的正半周期，主锁存器工作在跟随状态，其输出、跟随输入、；从锁存器工作在锁存状态，其输出保持不变，为前一个时钟相位的输出、。在时钟的负半周期，主锁存器工作在锁存状态，其输出保持不变，为前一个时钟相位的输出、；从锁存器工作在跟随状态，其输出、跟随输入、。

图2为图1的时序图，输出信号、和、相互正交，且其频率均为输入信号、的一半。