[发明专利]集成电路结构及其形成方法

说明书

技术领域

本发明涉及集成电路，特别涉及堆叠裸片的方法，且更涉及包含堆叠裸片的封装组件以及其封装方法。

背景技术

由于各种电子元件，例如晶体管、二极管、电阻器、电容器等在集成密度上的持续改进，集成电路的制造以及半导体工业已经持续快速地成长。在集成密度上的改进大多数来自于最小特征尺寸的重复缩减，其可以让更多的元件被整合在特定的面积内。

这些在集成密度上的改进原本是二维(two-dimensional：2D)的，其中集成元件占据的体积实质上是在半导体晶片的表面上。虽然在光刻技术上显著的改进已经对于二维集成电路的形成产生相当大的改进，但是在二维尺度上可以达到的集成密度仍然有其物理上的限制。这些限制之一为制造这些元件所需的最小尺寸，并且当更多的装置(device)被放置在一个芯片内时，需要更复杂的设计。

另一额外的限制来自于随着装置数量的增加，装置之间的内连线长度与数量也显著地增加。当内连线的长度与数量增加时，电路的RC延迟以及功率消耗都会增加。

目前解决上述限制的方式，通常是使用三维集成电路(3D ICs)以及堆叠的裸片，在三维集成电路与堆叠的裸片中常使用硅穿孔(through-silicon vias；TSVs)来连接裸片，在此例中，使用硅穿孔连接一个裸片上的集成电路至此裸片的背面。此外，硅穿孔也可提供较短的接地路径，以连接集成电路中的接地至此裸片的背面，其通常被接地的铝膜覆盖住。因此，需要寻求可以对于含有TSVs的裸片的堆叠提升品质的方法。

发明内容

为克服上述现有技术的缺陷，依据一实施例，集成电路结构包含第一裸片，其包含至少一个硅穿孔(TSV)；第二裸片粘合至第一裸片之上，第一裸片具有面对第二裸片的一表面；以及模塑料，其包含一部分在第一裸片与第二裸片之上。模塑料接触第二裸片的一表面，此外，模塑料包含一部分延伸至第二裸片的表面下方。

依据另一实施例，一种集成电路结构的形成方法，包括：提供一底部裸片，包括多个穿透基底导孔；将一顶端裸片接合至该底部裸片之上，其中该底部裸片包括一表面，面对该顶端裸片；以及在该底部裸片与该顶端裸片上塑造一模塑料，其中该模塑料接触该顶端裸片及该底部裸片表面的该表面，且其中该模塑料包括一部分延伸至该底部裸片且包覆住该底部裸片的侧边。其他实施例也揭示如下。

本发明实施例具有许多优点，借由让模塑料延伸至硅穿孔裸片面对顶端裸片的表面下方，可以降低在裸片切割工艺中发生脱层与裂开的可能性，因此可改善所产生的封装组件的可靠度。

为了让本发明之上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下：

附图说明

图1A至图8为依据一实施例，制造封装组件的各中间阶段的剖面示意图与透视图，其中裸片的重分布线与凸块在此裸片粘合至另一裸片之前形成；以及

图9A至图17为依据另一实施例，制造封装组件的各中间阶段的剖面示意图与透视图，其中裸片的重分布线与凸块在此裸片粘合至另一裸片之后形成。

其中，附图标记说明如下：

4～载体；6～接着材料；10～硅穿孔裸片；12～重分布线；14～凸块；16～硅穿孔；20～顶端裸片；22、38～底部填胶；24～模塑料；25～切口线；26～切割胶带；27～硅穿孔裸片的边缘；28～切割框架；29～顶端裸片的边缘；30～晶片级模塑单元；32～硅穿孔裸片面对顶端裸片的表面；36～封装基底；40～锡球。

具体实施方式

以下详述各实施例的制造与使用，然而，可以理解的是，这些实施例提供许多可应用的发明概念，其可以在各种不同的特定背景中实施，在此所讨论的特定实施例仅用于说明实施例的制造与使用的特定方式，并非用以限定实施例的范围。

以下提出新的封装组件，包括具有硅穿孔(TSVs)(也可以是穿透半导体的导孔(through-semiconductor vias)或穿透基底的导孔(through-substrate vias))的裸片(die)，以及其形成方法。在此说明制造一实施例的各中间阶段，然后讨论实施例的各种变化。在全部的说明实施例与各种示意图中，使用相似的标号来标示相似的元件。