[发明专利]晶体管及其制造方法有效

专利信息
申请号: 201010284792.1 申请日: 2010-09-15
公开(公告)号: CN102403226A 公开(公告)日: 2012-04-04
发明(设计)人: 尹海洲;骆志炯;朱慧珑 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L21/336 分类号: H01L21/336;H01L29/30;H01L29/32;H01L29/78
代理公司: 中国专利代理(香港)有限公司 72001 代理人: 李娜;王洪斌
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 晶体管 及其 制造 方法
【权利要求书】:

1.一种晶体管的制造方法,该方法包括如下步骤:

在形成了栅极的半导体衬底上形成掩膜层,所述掩膜层覆盖所述栅极以及所述半导体衬底;

图形化该掩膜层,使得源区和漏区中每一个的至少一部分暴露;非晶化所述源区和漏区的暴露部分;

除去所述掩膜层;以及

对所述半导体衬底进行退火以在源区和漏区中的每一个的暴露部分形成位错。

2.根据权利要求1所述的方法,其中所述半导体衬底包括NMOS器件区和PMOS器件区,所述暴露部分仅位于NMOS器件区内。

3.根据权利要求1所述的方法,其中图形化所述掩膜层使得至少靠近所述栅极的所述源区和漏区的部分暴露。

4.根据权利要求1-3之一所述的方法,其中至少源区和漏区之一具有至少两个所述暴露部分,相邻的所述暴露部分之间形成有所述掩膜层。

5.根据权利要求4所述的方法,其中所述源区包含第一数量的暴露部分,所述漏区包含第二数量的暴露部分,所述第一数量不同于第二数量。

6.根据权利要求1-3之一所述的方法,其中所述掩膜层是光刻胶层或硬掩膜层。

7.根据权利要求1-3之一所述的方法,其中在对所述衬底进行退火之前除去所述掩膜层。

8.根据权利要求1-3之一所述的方法,其中所述位错对位于源区和漏区之间的沟道区施加拉应力,使得沟道区的电子迁移率增加。

9.根据权利要求1-3之一所述的方法,进一步包括在所述源区和漏区上方形成半导体层,以使得所述位错不暴露于自由表面。

10.根据权利要求1-3之一所述的方法,其中所述衬底是Si衬底、SiGe衬底、SiC衬底、GaAs衬底或GaN衬底。

11.根据权利要求1-3之一所述的方法,其中采用离子注入工艺执行所述非晶化,注入剂量为>5×1014cm-2

12.根据权利要求11所述的方法,其中注入的离子为硅、锗、磷、硼或砷中的一种或其组合。

13.一种晶体管,包括:

半导体衬底;

形成在所述半导体衬底上的栅极电介质;

形成在所述栅极电介质上的栅极;

位于所述半导体衬底中、且分别在所述栅极两侧的源区和漏区,

其中至少所述源区和漏区之一包含至少两个位错。

14.根据权利要求13所述的晶体管,进一步包括位于所述源区和漏区上方的半导体层,该半导体层使得所述位错不暴露于自由表面。

15.根据权利要求13所述的晶体管,其中源区和漏区中每一个具有至少两组位错,且其中每组包含两个位错。

16.根据权利要求13所述的晶体管,其中源区包含第一数量的位错,漏区包含第二数量的位错,所述第一数量不同于第二数量。

17.根据权利要求13-15之一所述的晶体管,所述晶体管为NMOS晶体管。

18.根据权利要求16所述的晶体管,其中所述位错对所述沟道区施加拉应力,使得所述沟道区的电子迁移率增加。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010284792.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top