[发明专利]双大马士革结构中的沟槽刻蚀方法有效
申请号: | 201010285788.7 | 申请日: | 2010-09-17 |
公开(公告)号: | CN102403263A | 公开(公告)日: | 2012-04-04 |
发明(设计)人: | 周俊卿;张海洋;孙武 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 大马士革 结构 中的 沟槽 刻蚀 方法 | ||
1.一种双大马士革结构中的沟槽刻蚀方法,用于在形成通孔之后制备沟槽,其中,所述沟槽与两个及两个以上的通孔相连,所述通孔位于第一介质层内,且穿通所述第一介质层,所述通孔之间通过第一介质层隔离,所述第一介质层位于下层金属层上,所述第一介质层与所述下层金属层之间制备有刻蚀阻挡层,所述通孔两侧的第一介质层上制备有硬掩膜层,其特征在于,该方法包括如下步骤:
在所述通孔内沉积底部抗反射层,所述底部抗反射层填满所述通孔,并覆盖所述硬掩膜层;
在所述底部抗反射层上依次沉积第二介质层、顶部抗反射层以及光阻;
将所述光阻图形化,定义沟槽图形;
以所述被图形化的光阻为掩膜,分别对所述顶部抗反射层、所述第二介质层以及所述底部抗反射层进行刻蚀,直至露出所述硬掩膜层;
以所述被图形化的光阻为掩膜,在通入CF4和CHF3的第一刻蚀条件下,对所述硬掩膜层进行刻蚀,直至露出所述第一介质层,形成图形化的硬掩膜层;
以所述被图形化的硬掩膜层为掩膜,在通入CO2或O2或N2的第二刻蚀条件下,对所述通孔内的底部抗反射层进行刻蚀;
以所述被图形化的硬掩膜层为掩膜,对所述第一介质层及所述通孔内的底部抗反射层进行刻蚀,形成沟槽;
以所述被图形化的硬掩膜层为掩膜,在通入CO2或O2或N2的第三刻蚀条件下,对所述通孔内的底部抗反射层进行刻蚀;
以所述被图形化的硬掩膜层为掩膜,在通入CF4和CHF3的第四刻蚀条件下,对所述通孔之间的第一介质层进行刻蚀;
去除所述被图形化的光阻、顶部抗反射层、第二介质层以及底部抗反射层;
去除所述通孔正下方的刻蚀阻挡层,使所述通孔与所述下层属层接触。
2.如权利要求1所述的制备双大马士革结构的方法,其特征在于,所述第一刻蚀条件为:
压力:50~150mTorr;功率:300~800W;时间:5~15s;
气体流量:CF4,10~30sccm;CHF3,10~30sccm。
3.如权利要求1所述的制备双大马士革结构的方法,其特征在于,所述第二刻蚀条件为:
压力:15~35mTorr;功率:50~200W;时间:5~15s;
气体流量:CO2或O2或N2,100~400sccm。
4.如权利要求1所述的制备双大马士革结构的方法,其特征在于,所述第三刻蚀条件为:
压力:15~35mTorr;功率:50~200W;时间:5~15s;
气体流量:CO2或O2或N2,100~400sccm。
5.如权利要求1所述的制备双大马士革结构的方法,其特征在于,所述第四刻蚀条件为:
压力:50~150mTorr;功率:300~800W;时间:5~15s;
气体流量:CF4,10~30sccm;CHF3,10~30sccm。
6.如权利要求1所述的制备双大马士革结构的方法,其特征在于,所述刻蚀阻挡层为氮掺杂的碳化硅。
7.如权利要求1所述的制备双大马士革结构的方法,其特征在于,所述第一介质层为低介电常数介质层。
8.如权利要求8所述的制备双大马士革结构的方法,其特征在于,所述低介电常数介质层为掺碳的二氧化硅或多孔状二氧化硅。
9.如权利要求1所述的制备双大马士革结构的方法,其特征在于,所述硬掩膜层为硅酸四乙酯(TEOS)。
10.如权利要求1所述的制备双大马士革结构的方法,其特征在于,所述第二介质层为低温二氧化硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010285788.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造