[发明专利]半导体封装件及其制造方法

说明书

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有多芯片的半导体封装件及其制造方法。

背景技术

传统的堆栈式半导体结构包括二个半导体封装件及数个焊球。二个半导体封装件分别制作完成后对接，焊球并设于二个半导体封装件之间，以电性连接二个半导体封装件内的二芯片。

然而，以上述方法制成的堆栈式半导体结构其翘曲量较大。此外，由于焊球的体积较大，导致堆栈式半导体结构的厚度较厚且输出/入接点数目较少。

发明内容

本发明有关于一种半导体封装件及其制造方法，半导体封装件的厚度较薄，且其输出/入接点数目较多。

根据本发明的第一方面，提出一种半导体封装件。半导体封装件包括一第一线路结构、一第一半导体组件、一贯穿部、一第一介电层、一贯孔导电结构、一第二线路结构、一第二半导体组件、一第二介电层及一强化结构。第一半导体组件设于第一线路结构上。第一介电层定义一第一贯穿部并包覆第一半导体组件，第一介电层具有对应第一贯穿部的一第一贯穿部壁面，第一贯穿部露出第一线路结构。贯孔导电结构至少形成于第一贯穿部壁面上并电性连接于第一线路结构。第二线路结构覆盖第一介电层并电性连接于贯孔导电结构。第二半导体组件设于第二线路结构上。第二半导体组件透过第二线路结构电性连接于贯孔导电结构。第二介电层包覆第二半导体组件。强化结构用以强化半导体封装件的强度，其中第二介电层位于第一线路结构与强化结构之间。

根据本发明的第二方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一载板；形成一第一线路结构于载板上；设置一第一半导体组件于第一线路结构上；形成一第一介电层包覆第一半导体组件；形成一贯穿部贯穿第一介电层，其中，贯穿部露出第一线路结构，而第一介电层具有对应贯穿部的一第一贯穿部壁面；形成一贯孔导电结构，形成一贯孔导电结构，其中贯孔导电结构至少形成于第一贯穿部壁面上；形成一第二线路结构覆盖第一介电层，其中，第二线路结构电性连接于贯孔导电结构；设置一第二半导体组件于第二线路结构上，其中，第二半导体组件电性连接于第二线路结构；形成一第二介电层包覆第二半导体组件；邻近第二介电层设置一强化结构；分离载板与第一线路结构；以及，切割强化结构、第二介电层、第二线路结构、第一介电层及第一线路结构。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：

附图说明

图1绘示本发明第一实施例的半导体封装件的剖视图。

图2A至2B绘示依照本发明第一实施例的半导体封装件的制造流程图。

图3A至3J绘示图1的半导体封装件的制造示意图。

图4绘示依照本发明第二实施例的半导体封装件的剖视图。

图5(未绘示第三介电层及强化结构)绘示图4中沿方向V5观看到的贯孔导电结构的上视图。

图6绘示本发明另一实施例的半导体封装件的剖视图。

图7绘示图6中往方向V7观看到的贯孔导电结构的上视图。

图8A至8B绘示依照本发明第二实施例的半导体封装件的制造流程图。

图9A至9G绘示图4的半导体封装件的制造示意图。

主要组件符号说明：

100、200、300：半导体封装件

102：第一线路结构

102′：半导体结构

102a、102a′：第一介电结构

102a1、106a、110c、114a、214a：上表面

102a2：第一开孔

102b、102b′：第一导电结构

102s、106s、110s、114s、116s：外侧面

104：第一半导体组件

106、206：第一介电层

106w、206w：第一贯穿部壁面

108、208、308：贯孔导电结构

110、210：第二线路结构

110a：第二介电结构

110b、210b：第二导电结构

112：第二半导体组件

114、214：第二介电层

116、216：强化结构

118、218：图案化线路层

118′：金属层

118w、218w：第四贯孔部壁面

120：电性接点

122：第二组件接点

124：第一组件接点

126：载板

126a：中间层

126b：第一金属层

126b1：第一载板表面

126c：第二金属层