[发明专利]具有垂直凸出物的浮栅结构

说明书

本申请是发明专利申请“具有垂直凸出物的浮栅结构”(申请日：2004年6月9日，优先权日：2003年6月30日，申请号：200480020878.6)的分案申请。

技术领域

本发明大体说来涉及非易失性闪速存储系统，更具体说来，涉及存储单元及存储单元阵列的结构、及其形成方法。

背景技术

目前，人们正在应用许多种在商业上很成功的非易失性存储器产品，尤其是那些使用闪速EEPROM(电可擦可编程只读存储器)单元阵列的小形状因数插件形式的非易失性存储产器品。在一种类型的架构-NAND阵列中，其中由多于两个存储单元(例如16个或32个)构成的串联串与一个或多个选择晶体管一起连接于各单独的位线与一参考电平之间，从而形成存储单元列。各字线延伸穿过大量的这种列内的存储单元。在编程期间，通过如下方式来读取及验证一列中的一单独存储单元：使该串中的其余单元均强导通，以使流经一串的电流取决于该所寻址的单元中所存储电荷的电平。一NAND架构阵列的实例及其作为存储系统一部分的作业参见第6,046,935号美国专利，该专利的全文以引用方式并入本文中。

在源极扩散区与漏极扩散区之间具有一“分裂沟道”的另一种类型的阵列中，存储单元的浮栅位于所述沟道的一部分上，字线(也称为控制栅)位于另一沟道部分及浮栅上。由此会有效地形成一具有两个串联晶体管的单元，其中一个晶体管(存储晶体管)使用所述浮栅上的电荷量与所述字线上的电压的组合来控制可流经其沟道部分的电流量，另一晶体管(选择晶体管)则仅以字线作为其栅极。所述字线在一行浮栅上延伸。该类单元的实例、其在存储系统中的应用及其制造方法在第5,070,032、5,095,344、5,315,541、5,343,063、5,661,053及6,281,075号美国专利中给出，这些专利均以引用方式并入本文中。

此种分裂沟道式闪速EEPROM单元的一修改是增加了一位于浮栅与字线之间的引导栅极。阵列中的每一引导栅极均垂直于字线在一列浮栅上延伸。其作用是在读取或编程一选定单元时无需使字线同时执行两种功能。这两种功能为：(1)用作选择晶体管的栅极，因此需要一适当电压使选择晶体管导通或关断，(2)通过一耦合于字线与浮栅之间的电场(容性)将浮栅的电压驱动至一所期望电平。通常难以使用单一电压以最佳方式同时执行该等两种功能。在增加了引导栅极后，字线仅需要执行功能(1)，而由所增加的引导栅极来执行功能(2)。例如，在第5,313,421及6,222,762号美国专利中对在闪速EEPROM阵列中使用引导栅极进行了说明，这些专利均以引用方式并入本文中。

在上述两种类型存储单元阵列中的任意一种中，均通过将电子自衬底注入至浮栅来编程一存储单元的浮栅。这通过在沟道区域中进行恰当的掺杂并施加恰当的电压至源极、漏极及其余栅极来实现。较佳使用所谓的“源极侧”注入，此也在上述第5,313,421号专利中进行了说明。

在上述两种类型存储单元阵列二者中均使用两种用于自浮栅移除电荷以擦除存储单元的技术。其中一种技术是通过向源极、漏极及其他栅极施加适当的电压以使电子隧穿过浮栅与衬底之间的介电层的一部分，来擦除至衬底。另一种擦除技术是通过一位于浮栅与另一栅极之间的隧道介电层将电子自浮栅转移至所述另一栅极。在上述的第一种类型的单元中，出于该目的而设置一第三擦除栅极。在上述的因使用一引导栅极而已具有三个栅极的第二种类型的单元中，是将浮栅擦除至字线，而无需增加一第四栅极。尽管该后一种技术又重新增加了一由字线执行的第二功能，然而，这些功能是在不同的时刻执行，因而无需因这两种功能而进行折衷。当使用这两种擦除技术之一时，将大量的存储单元一起划归为群组，以便以“闪速”方式同时擦除。在一种方法中，所述群组包含足够的存储单元，以存储在一磁盘扇区中所存储的用户数据量(即512个字节)加上某些开销数据。在另一种方法中，每一群组包含足够的单元，以保存数千个字节的用户数据，这等于许多个扇区的数据。在第5,297,148号美国专利中对多块擦除、缺陷管理及其他闪速EEPROM系统特征进行了说明，该美国专利以引用方式并入本文中。