[发明专利]一种AAC音频实时解码容错控制方法

权利要求书

1.一种AAC音频实时解码容错控制方法，其特征在于：该方法具体包括以下步骤：

(1)AAC码流进入FPGA中的AAC解码输入FIFO，如该FIFO数据量大于等于一帧时，将对应的指示信号1置为高电平，如不满一帧数据，则将该指示信号1置为低电平；

(2)DSP中的AAC解码器检测到对应的指示信号1为高电平时，从AAC解码输入FIFO取出数据进行解码，如为低电平，则继续检测，直至为高电平；

(3)DSP中AAC解码器完成解码后，检测对应的指示信号2的电平值，如为高电平，则对解码后的PCM数据进行插值，然后将预留缓冲区数据和插值后的前若干PCM数据，共计1026点，发送到解码输出FIFO，并将剩余数据存入预留缓冲区，如为低电平，则检测预留缓冲区是否为满，如满，则将预留缓冲区数据发送到解码输出FIFO，然后将解码后的PCM数据存入预留缓冲区，如不满，则对解码后的PCM数据进行插值，然后将预留缓冲区数据和插值后的前若干PCM数据，共计1024点，发送到解码输出FIFO，并将剩余数据存入预留缓冲区；

(4)检测解码输出FIFO的数据量，如其值大于等于2帧，则将对应的指示信号2置为低电平，如其值小于2帧且大于等于64，则将对应的指示信号2置为高电平，如其值小于64，则产生中断信号，AAC解码器接收到该中断信号后，立即将预留缓冲区数据发送到解码输出FIFO。

2.根据权利要求1所述的一种AAC音频实时解码容错控制方法，其特征在于：所述的步骤(1)中：FPGA采用Altera公司的Cyclone EP1C12Q240C8；FIFO深度为1024，宽度为32。

3.根据权利要求1所述的一种AAC音频实时解码容错控制方法，其特征在于：所述的步骤(2)中：对应的指示信号1的高低电平值是通过将DSP的GPIO与FPGA的IO相连，并由DSP检测其GPIO电平值来实现，DSP为TI公司的TMS320C6727B，使用dMAX通过EMIF总线从FPGA取数，EMIF总线为32位。

4.根据权利要求1所述的一种AAC音频实时解码容错控制方法，其特征在于：所述的步骤(3)中：对应的指示信号2的高低电平值是通过将DSP的GPIO与FPGA的IO相连，并由DSP检测其GPIO电平值来实现，对应的插值为每隔512个PCM数据点进行1插值，即一帧PCM数据由原来的1024点变为1026点。

5.根据权利要求1所述的一种AAC音频实时解码容错控制方法，其特征在于：所述的步骤(4)中：当接收到中断信号后，即使预留缓冲区数据不满一帧，也将发送到解码输出FIFO，防止输出音频中断。