[发明专利]制作半导体器件结构的线接触孔的方法

说明书

技术领域

本发明涉及半导体制作工艺，特别涉及制作半导体器件结构的线接触孔的方法。

背景技术

在半导体集成电路制造过程中，接触孔的形成是技术上重要的一环。接触孔是连接前道晶体管单元和后道金属配线的通道，既要连接晶体管的栅极，又要连接到源/漏极，因此它的最小直径(关键尺寸CD)对于器件的性能影响非常重要。

然而随着半导体工艺的进步和微电子器件的微小化，单一芯片上的半导体器件的密度越来越大，相对地各器件之间的间隔也越来越小。这使得接触孔的最小直径越来越小，其接触孔刻蚀工艺的制作难度越来越高。

现有技术中制作接触孔的方法是，利用图案化的光刻胶层刻蚀下方的掩膜层和层间介质层，进而形成接触孔。而在45纳米节点的工艺下，接触孔刻蚀的直径必须在55纳米至40纳米之间，若采用上述单层的掩膜层和层间介质层制备的接触孔，其最小直径常常不符合要求。相应地，业界通过增加掩膜层的厚度，进而制备符合要求的接触孔的最小直径，却导致接触孔的侧壁倾斜度较大，即接触孔的侧壁截面类似于钝角较大的梯形结构，使最后获取的层间介质层的上开口较大，接触孔刻蚀的间距(即两邻近接触孔中心点间的距离)变得越来越小，导致相邻接触孔之间易形成短路，进而使具有接触孔的器件失效。如下图1A至图1D所示的现有技术的方法制备半导体器件结构的线接触孔的剖面图。

如图1A所示，提供具有栅极结构102的前端器件层结构100，在前端器件层结构100中，栅极结构102的两侧的衬底中分别形成有有源区如源区/漏区101。另外该衬底的表面依序形成有刻蚀停止层103，层间介质层104。

参照图1B所示，在层间介质层104的表面依序形成掩膜层105和光刻胶层。图案化所述光刻胶层，使其暴露出线接触孔的位置即第一开口110，形成图案化的光刻胶层106。该掩膜层105为抗反射层(BARC层)。参照图1C所示，以图案化的光刻胶层106为掩膜，采用干法刻蚀方式对第一开口110下方的掩膜层105进行刻蚀，以打开掩膜层105，形成具有第二开口111的掩膜层105’即图案化的掩膜层105’，该第二开口111的下方曝露出层间介质层104的表面。

接着，参照图1D所示，以图案化的掩膜层105’，刻蚀所述层间介质层104，形成具有线接触孔112的半导体器件结构。

然而，在实际的工艺中，光刻胶层106和抗反射层105之间需要符合一定的比值关系，即抗反射层105和光刻胶层106不能够无限制的增厚。若制备的线接触孔的直径符合工艺要求，则需要的光刻胶层相对较薄，而对于较薄的光刻胶层而言，抗反射层不能做的太厚，进而使得图案化的掩膜层105’的底部直径不能够满足实际的工艺要求。如导致第二开口111的底部最小直径相对较宽，若进一步对该第二开口111下方的层间介质层进行刻蚀，必然导致最后获取的线接触孔的直径不符合工艺要求(如图1D所示，CD较大)。另外，若增加光刻胶层106的厚度，还可能出现光刻胶层的倒塌现象。采用较宽的线接触孔在后续的金属线层互连工艺中，容易导致器件短路，使得器件失效。

因此，需要一种改进的形成接触孔的方法，以减小接触孔的直径。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决上述的问题，本发明提出了一种制作半导体器件结构的线接触孔的方法，该方法包括下列步骤：提供前端器件层结构，该前端器件层结构包括具有栅极结构的衬底，和形成衬底中位于该栅极结构两侧的有源区，在所述衬底的表面依序形成有刻蚀停止层和层间介质层；在所述层间介质层的表面形成堆叠掩膜层，在所述堆叠掩膜层中对应于所述有源区的位置处刻蚀形成开口；在所述开口的侧壁和底部形成聚合物层，使所述开口的底部直径达到目标值；去除所述开口底部的所述聚合物层，以带有所述开口的堆叠掩膜层为掩膜，刻蚀所述层间介质层，形成所述半导体器件结构的线接触孔。

根据本发明的一个方面，所述堆叠掩膜层的厚度为2000埃至3500埃。

根据本发明的另一个方面，所述堆叠掩膜层包括抗反射层和ODL层，或者包括抗反射层和APF层。

根据本发明的另一个方面，所述刻蚀所述堆叠掩膜层形成开口的刻蚀方式为竖直向下的干法刻蚀方式。

根据本发明的另一个方面，所述干法刻蚀的刻蚀气体包含氮气和氢气。

根据本发明的另一个方面，所述氮气和氢气的体积比为1∶1至2∶1。