[发明专利]高速低功耗串行通信数据接收接口架构

权利要求书

1.一种高速低功耗串行通信数据接收接口架构，其特征在于，包含单路采样模块（30），分别与所述单路采样模块（30）连接的时钟数据恢复模块（20）、多时钟自动同步处理模块（40）；

所述时钟数据恢复模块（20）接收输入数据，将其中的内容数据和时钟频率信号CLK分离开来，并分别输出至所述单路采样模块（30）；

所述单路采样模块（30）根据时钟频率信号CLK对内容数据进行预采样处理，并将预采样数据输出至多时钟自动同步处理模块（40）进行同步处理；

所述单路采样模块（30）还根据所述多时钟自动同步处理模块（40）反馈的一路调整时钟CLK1，对所述内容数据进行精确采样。

2.如权利要求1所述高速低功耗串行通信数据接收接口架构，其特征在于，还包含与所述输入数据及外部的输入时钟分别连接的锁相环（10）；

所述锁相环（10）通过锁定相位，实现所述输入时钟的倍频，得到与所述输入数据同步的、具有系统最高频率的系统时钟；

所述系统时钟分别输出至所述时钟数据恢复模块（20）、单路采样模块（30）和多时钟自动处理模块。

3.如权利要求2所述高速低功耗串行通信数据接收接口架构，其特征在于，所述时钟数据恢复模块（20）是根据所述系统时钟，来分离所述输入数据，得到其中的内容数据和时钟频率信号CLK；

所述时钟频率信号CLK具有与所述锁相环（10）输出的系统时钟相同的系统最高频率。

4.如权利要求2所述高速低功耗串行通信数据接收接口架构，其特征在于，还包含与所述多时钟自动同步处理模块（40）连接的数据接口模块（50）；

所述多时钟自动同步处理模块（40）根据所述预采样数据和系统时钟进行同步处理，得到反馈至单路采样模块（30）的所述调整时钟CLK1，还得到一路目标时钟CLK2输出至所述数据接口模块（50）。

5.如权利要求4所述高速低功耗串行通信数据接收接口架构，其特征在于，所述多时钟自动同步处理模块（40）分别输出的所述调整时钟CLK1与目标时钟CLK2是所述系统时钟的低速分频信号。

6.如权利要求5所述高速低功耗串行通信数据接收接口架构，其特征在于，所述单路采样模块（30）还与所述数据接口模块（50）连接；所述单路采样模块（30）根据调整时钟CLK1，获得与所述目标时钟CLK2同步的精确采样数据，并输出至所述数据接口模块（50）。

7.如权利要求6所述高速低功耗串行通信数据接收接口架构，其特征在于，所述精确采样数据至少有一个对应系统最高时钟周期的建立时间与保持时间。

8.如权利要求7所述高速低功耗串行通信数据接收接口架构，其特征在于，所述系统最高时钟周期是所述系统时钟的周期，即所述系统最高频率的倒数。

9.如权利要求8所述高速低功耗串行通信数据接收接口架构，其特征在于，所述数据接口模块（50）根据目标时钟CLK2，对所述单路采样模块（30）输出的精确采样数据再次采样，得到向所述接收接口架构外部输送的输出数据。