[发明专利]静电保护用半导体装置

说明书

技术领域

本发明涉及高耐压的半导体集成电路的静电保护用半导体装置。

背景技术

在半导体集成电路中，为了防止内部电路因从外部端子施加的过电流噪声(例如ESD(静电放电：Electrostatic Discharge))或者如闩锁试验所估计那样的过电流脉冲而受到破坏，通常在外部端子与内部电路之间设置静电保护电路。上述静电保护电路设计成为例如在I/O端子上被施加过电流噪声的情况下，当I/O端子的电压成为比半导体集成电路的最大工作电压高出数伏左右的电压(以下，称为触发电压)时工作，使过电流噪声流入接地端子或者电源端子。满足该目的的最简单的方法，能够通过以下方式实现：在I/O端子与接地端子之间连接二极管(反向连接)、将栅极断开(OFF)的MOS晶体管、可控硅等，具有如在某一施加电压之前没有电流流动，但在某一施加电压以上的情况下电流急剧流过的特性的元件作为静电保护元件。具备上述那样的静电保护元件的半导体集成电路对过电流噪声的承受能力是利用ESD模拟器或闩锁模拟器等的模拟器来进行评价的。

想要制作更高耐压的半导体集成电路时，为进行保护而使用的静电保护元件，必须能够在更高的触发电压下使过电流噪声流向接地端子或者电源端子，并且也必须是抗焦耳热破坏的能力更强的元件。再者，在过电流噪声的脉宽方面，在时间上脉宽较长的，其在焦耳热破坏方面的条件更严格。特别是在闩锁试验中使用的过电流噪声的脉宽为数ms级的时间比其它的噪声长，因此需要特别注意静电保护元件本身的破坏方面。

为使静电保护元件本身不会因焦耳热而受破坏，需要降低电流流过的截面的单位面积的电流密度，抑制发热，但由于与元件尺寸的扩大相关，从成本方面考虑不能无止境地扩大。此外，根据被施加过电流噪声时的各端子的状态，保护的方法也有所不同。例如，在ESD的场合，被施加噪声的端子与接地端子以外的端子是在断开的状态下被施加噪声，因此泄放噪声的端子只有接地端子，但是在闩锁试验的过电流噪声的场合，是在使电源端子和接地端子分别通电的状态下，对余下的端子施加过电流噪声，因此泄放过电流噪声的端子成为电源端子和接地端子这两个。

专利文献1：日本特开2005-72607号公报

发明内容

如上述那样，在保护更高耐压的内部电路时，作为在不扩大芯片尺寸的情况下免受ESD的过电流噪声及闩锁模拟器的试验脉冲那样的数ms级的脉宽的过电流噪声的影响的方法，可考虑第一传统例(图4)或者第二传统例(图5)那样的保护电路。

第一传统例(图4)是由以下部分构成的保护电路：为了免受ESD的过电流噪声的影响而在I/O端子2与接地端子3之间连接的保护二极管5；以及为了免受闩锁试验的过电流噪声的影响而在电源端子1与I/O端子2之间连接的保护二极管4。例如在I/O端子2上被施加ESD的过电流噪声的情况下，由于不连接电源端子1，在I/O端子2与接地端子3之间连接的保护二极管5击穿，能够使所述过电流噪声泄放到接地端子3。在进行闩锁试验时，电源连接至电源端子1，使电位维持在最大工作电压。例如在该状态下若有过电流噪声施加到I/O端子2，则过电流噪声在I/O端子2的电位成为(电源端子1的电位+保护二极管4的扩散电位)以上时，流过在I/O端子3与电源端子1之间连接的保护二极管4，会正向流入电源端子1。

第二传统例(图5)是由以下部分构成的保护电路：为了免受ESD的过电流噪声的影响而在I/O端子7与接地端子8之间连接的断开MOS型场效应晶体管10；以及为了免受闩锁试验的过电流噪声的影响而在电源端子6与I/O端子7之间连接的保护二极管9。例如在I/O端子7上被施加ESD的过电流噪声的情况下，由于不连接电源端子6，在I/O端子7与接地端子8之间连接的栅极断开的MOS型场效应晶体管10击穿，能够使所述过电流噪声泄放到接地端子8。在进行闩锁试验时，电源连接至电源端子6，电位维持在最大工作电压。例如在该状态下若对I/O端子7施加过电流噪声，则过电流噪声在I/O端子7的电位成为(电源端子6的电位+保护二极管9的扩散电位)以上时，流过在I/O端子7与电源端子6之间连接的保护二极管9，会正向流入电源端子6。