[发明专利]半导体存储器件及其数据读取方法

权利要求书

1.一种半导体存储器件，包括：

第一位线对，由第一均衡器电路均衡至第一电压电平；

第二位线对，由第二均衡器电路均衡至第二电压电平；

隔离电路，设置在第一位线对和第二位线对之间，该隔离电路被配置为对第一位线对和第二位线对进行电连接或隔离；以及

感应放大器，电连接至第二位线对，该感应放大器被配置为感应第二位线对的电压差，

其中，在感应放大器感应第二位线对的电压差时，隔离电路隔离第一位线对和第二位线对之间的连接之一。

2.根据权利要求1所述的半导体存储器件，其中，在感应放大器感应第二位线对的电压差之前，隔离电路将第一位线对电连接至第二位线对。

3.根据权利要求1所述的半导体存储器件，其中，隔离电路包括：

第一电路单元，耦合至第一位线对，该第一电路单元被配置为对第一位线对和第二位线对进行电连接或隔离；以及

第二电路单元，耦合至第二位线对，该第二电路单元被配置为对第一位线对和第二位线对进行电连接或隔离，

其中，在感应放大器感应第二位线对的电压差之前，第一电路单元和第二电路单元将第一位线对电连接至第二位线对。

4.根据权利要求3所述的半导体存储器件，其中，当感应放大器感应第二位线对的电压差时，第二电路单元隔离第一位线对和第二位线对的连接之一。

5.根据权利要求4所述的半导体存储器件，其中，当感应放大器感应第二位线对的电压差时，第一位线对和第二位线对的连接位线具有地电压电平。

6.根据权利要求3所述的半导体存储器件，其中，隔离电路进一步包括：第三电路单元，连接至第一位线对，该第三电路单元被配置为向第一位线对提供第二电压电平。

7.根据权利要求6所述的半导体存储器件，其中，在恢复操作期间，第三电路单元向第一位线对中被第二电路单元隔离的位线提供第二电压电平。

8.一种感应和均衡电路，被配置为感应位线对的电压差以读出数据，该感应和均衡电路包括：

第一位线对，由第一均衡器电路均衡至第一电压电平；

第二位线对，由第二均衡器电路均衡至第二电压电平；

隔离电路，设置在第一位线对和第二位线对之间，该隔离电路被配置为对第一位线对和第二位线对进行电连接或隔离；以及

感应放大器，电连接至第二位线，该感应放大器被配置为感应第二位线对的电压差，

其中，隔离电路包括：

第一晶体管，耦合在第一位线对的主位线和第一节点之间，该第一晶体管被配置为响应于预感应信号形成电流路径；

第二晶体管，耦合在第一位线对的参考位线和第二节点之间，该第二晶体管被配置为响应于预感应信号形成电流路径；

第三晶体管，耦合在第二位线对的主位线和第一节点之间，该第三晶体管被配置为响应于第二位线对的参考位线处的电压形成电流路径；以及

第四晶体管，耦合在第二位线对的参考位线和第二节点之间，该第四晶体管被配置为响应于第一位线对的主位线处的电压形成电流路径。

9.根据权利要求8所述的感应和均衡电路，其中，隔离电路进一步包括：

第五晶体管，耦合在第一位线对的主位线和第三节点之间，该第五晶体管被配置为响应于第二位线对的参考位线处的电压形成电流路径；以及

第六晶体管，耦合在第一位线对的参考位线和第三节点之间，该第六晶体管被配置为响应于第二位线对的主位线处的电压形成电流路径。

10.根据权利要求9所述的感应和均衡电路，其中，隔离电路进一步包括：第七晶体管，连接至第三节点，该第七晶体管被配置为向第一位线对的主位线或者第一位线对的参考位线提供第二电压电平。