[发明专利]制备双大马士革结构的方法无效
申请号: | 201010297241.9 | 申请日: | 2010-09-29 |
公开(公告)号: | CN102082118A | 公开(公告)日: | 2011-06-01 |
发明(设计)人: | 胡红梅 | 申请(专利权)人: | 上海集成电路研发中心有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 201210*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制备 大马士革 结构 方法 | ||
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种制备双大马士革结构的方法。
背景技术
随着集成电路制造技术的不断发展,半导体芯片的特征尺寸不断缩小;同时,随着芯片内的晶体管数不断增加,功能越来越强,芯片的金属连线在越来越细的同时,层次越来越多。这就使得由连线电阻和连线间介质层电容产生的电阻-电容(RC)延迟对芯片速度的影响越来越大,甚至超过了决定晶体管本身速度的栅延迟。因此设法减少连线电阻及降低连线间电容,已成为进一步提高芯片速度的关键。
为了解决电阻-电容延迟(RC delay)的问题,业内采取的措施是:(1)使用符合IC工艺的低介电材料(介电常数小于3.0),使多重金属内连线之间的介电层的介电常数比硅更低,从而降低寄生电容;(2)采用铜取代铝作为半导体元件中互连线的导电材料,降低电阻;与铝相比,铜的电阻系数小,熔点高,抗电致迁移能力强,且能承载更高的电流密度,并且由于铜可以做得更细,因此采用铜制程还可以降低电容和功耗,同时可以提高元件的封装密度。
由于铜难以被刻蚀,因此传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。为此,一种新的被称为双大马士革(Dual Damascene)结构的布线方式被开发出来。所谓双大马士革结构工艺是指:先在介质层中开出互连沟槽和通孔,然后通过电镀或化学镀铜在互连沟槽和通孔中淀积铜,再利用化学机械抛光(CMP)将过填的铜磨去。
制作双大马士革结构的常用方法一般有以下几种:1、全通孔优先法(Full VIA First);2、半通孔优先法(Partial VIA First);3、金属导线优先法(Full Trench First);4、自对准法(self-alignment)等。
上述几种方法都各自存在优势和不足,加以评估改进后,目前,全通孔优先法(Full VIA First)在工业界应用最为广泛。全通孔优先(Full VIA First)工艺对沟槽的套刻问题不敏感,因此不易导致通孔失效,工艺窗口较大,但在通孔填充的步骤上,失败的通孔填充或者填充不均匀必然导致后序工艺的不良反应,甚至失败,并且常规的填充试剂和后续光刻工艺使用多种不同类型化学物质,工艺繁琐,且后道刻蚀工艺复杂。总之,传统的双大马士革工艺涉及到的通孔填充和刻蚀步骤,工艺复杂且繁多。
发明内容
本发明的目的在于提供一种制备双大马士革结构的方法,以解决现有的双大马士革工艺在通孔填充和刻蚀上面临的问题。
为解决上述问题,本发明提出一种制备双大马士革结构的方法,该方法包括如下步骤:提供半导体衬底;在所述半导体衬底上依次形成刻蚀阻挡层以及图形化的光刻胶层,所述图形化的光刻胶层定义了通孔结构;形成覆盖所述刻蚀阻挡层和所述图形化的光刻胶层的介质层;光刻并刻蚀所述介质层至暴露出所述图形化的光刻胶层,以形成沟槽;去除所述图形化的光刻胶层以及所述图形化的光刻胶层下方的刻蚀阻挡层,以形成与所述沟槽连通的通孔;在所述通孔和沟槽内填充金属。
可选的,所述介质层是利用旋涂方式形成的。
可选的,在刻蚀所述介质层至暴露出所述图形化的光刻胶层的步骤之前,还包括:烘烤所述半导体衬底,以使所述介质层发生热交联反应。
可选的,在所述通孔和沟槽内填充金属的步骤包括:在所述通孔和沟槽的底部和侧壁处生长金属阻挡层和粘附层;在所述介质层上以及所述通孔和沟槽内形成金属互连材料;以及利用化学机械抛光工艺去除所述介质层上的金属互连材料,剩下所述通孔和沟槽内的金属。
可选的,在所述介质层上以及通孔和沟槽内形成金属互连材料是通过物理气相沉积和电化学镀工艺实现的。
可选的,在所述半导体衬底与所述刻蚀阻挡层之间形成有衬底介质层。
可选的,所述衬底介质层的材料为二氧化硅。
可选的,所述介质层为低介电常数介质层。
可选的,所述介质层的材料是含有硅的有机聚合物。
可选的,所述含有硅的有机聚合物的材质是硅倍半氧烷。
可选的,干法刻蚀所述介质层至暴露出所述图形化的光刻胶层以形成所述沟槽。
可选的,所述刻蚀阻挡层的材料为氮化硅或碳化硅。
可选的,干法刻蚀去除所述图形化的光刻胶层以及图形化的光刻胶层下方的刻蚀阻挡层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司,未经上海集成电路研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010297241.9/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造