[发明专利]薄膜晶体管基板的制造方法

说明书

技术领域

本发明涉及一种半导体元件的制作方法，特别是涉及一种薄膜晶体管基板的制作方法。

背景技术

参阅图1，薄膜晶体管基板是液晶显示器中最重要的元件之一，其主要是由一透明玻璃基材11，及多数整齐排列形成在基材11上的画素单元(pixel unit)12所构成，该每一画素单元12包括一薄膜晶体管结构(TFT)18、一与该薄膜晶体管结构18间隔设置的储存电容(Cst)19，及一令该薄膜晶体管(TFT)结构18与该储存电容(Cst)19彼此电连接的画素电极17，该储存电容19依其位置设置不同而区分两种，一种为与gate走线连接(Cs on gate)，另一种为与common走线连接(Cs on common，图未示)，于本实施例中该储存电容19为以Cs on gate做说明。

图2是图1中取自A-A直线的剖视图，图3-1，及图3-2是图1中取自B-B直线的剖视图。

参阅图2，该薄膜晶体管结构18包括一形成在一基材11的闸极电极182、一覆盖该基材11及该闸极电极182表面的绝缘层183、一形成在该绝缘层183表面的主动半导体层184a、一形成在该主动半导体层184a表面，且彼此间隔一通道184e设置的掺杂半导体层184b、分别对应形成在该掺杂半导体层184b上表面且彼此间隔该通道184e相对设置的一源极电极185a与一汲极电极185b、一形成于该源极电极185a和该汲极电极185b表面的保护层186，该保护层186具有二围壁186a，且该每一围壁186a分别界定出一令源极电极185a、及汲极电极185b部份表面裸露的接触窗(Contact hole)185c。

该储存电容19的结构可分别具有如图3-1或3-2所示的结构，图3-1为具有MIS(Metal-Insulator-Semiconductor)结构的储存电容19，图3-2为具有MIM(Metal-Insulator-Metal)结构的储存电容19。参阅图3-1，该具有MIS结构的储存电容19包括一形成在该基材11的第一电极192、一覆盖该基材11及该第一电极192表面的绝缘层193、一形成在该绝缘层193表面的主动半导体层194a、一形成在该主动半导体层194a表面的掺杂半导体层194b、一形成在该掺杂半导体层194b表面的金属层195，及一形成在该金属层195表面的导电层196，且该导电层196即为由覆盖在该金属层195表面的画素电极17所形成；参阅图3-2，该具有MIM结构的储存电容19包括一形成在该基材11的第一电极192、一覆盖该基材11及该第一电极192表面的绝缘层193，及一覆盖该绝缘层193表面的导电层196，且该导电层196即为由覆盖在该绝缘层193表面的画素电极17所形成。

该画素电极17则是覆盖该薄膜晶体管结构18与该储存电容19的预定表面，并令该薄膜晶体管结构18与该储存电容19借由该画素电极17彼此电连接。

参阅图4，目前用来制作前述图1所示的薄膜晶体管基板的方法，大部分的液晶显示面板业者是采用包括一闸极电极形成步骤101、一半导体层形成步骤102、一源/汲极电极形成步骤103、一接触窗形成步骤104，及一画素电极形成步骤105的五层光罩制程(5-PEP Process)来生产制造。

配合参阅图5，该闸极电极形成步骤101是在基材11上沉积形成一第一金属层12a与一由正型光阻材料构成的光阻层200后，以微影蚀刻制程配合闸极光罩(Gate Mask)M1令该第一金属层12a形成该闸极电极(Gate electrode)182。

配合参阅图6，该半导体层形成步骤102是自该基材11及该闸极电极182表面依序形成一绝缘膜183、一主动半导体膜14a、一掺杂半导体膜14b，及一由正型光阻材料构成的光阻层200后，以微影蚀刻制程配合一半导体层光罩(Active mask)M2，移除未被该光阻层200遮覆的该主动半导体膜14a、该掺杂半导体膜14b，及该绝缘膜183a的结构，而形成一对应该闸极电极182上方的一绝缘层183、一主动半导体层184a、一掺杂半导体层184b。

配合参阅图7，该源/汲极电极形成步骤103是于该掺杂半导体层184b表面成一第二金属层15，及一光阻层200，以微影蚀刻制程配合一源/汲极电极光罩(S/DMask)M3于对应该闸极电极182上方形成让该主动半导体层184a露出的通道184e，并令该第二金属层15形成彼此间隔该通道184e相对设置的一源极电极185a和一汲极电极185b。