[发明专利]半导体器件有效
申请号: | 201010502675.8 | 申请日: | 2010-09-30 |
公开(公告)号: | CN102034872A | 公开(公告)日: | 2011-04-27 |
发明(设计)人: | 舛冈富士雄;中村广记 | 申请(专利权)人: | 日本优尼山帝斯电子株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/36;H01L29/06 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 郑小军;冯志云 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
1.一种半导体器件,其特征在于,包含:
柱状构造体,配置于衬底上,且具有第1硅、第2硅及第1绝缘物;其中该第2硅的导电型与所述第1硅不同;该第1绝缘物由所述第1硅及所述第2硅所包夹,且相对于所述衬底朝垂直方向延伸;
第1上下一对硅层,以包夹所述第1硅的方式配置在所述第1硅上下,且包含导电型与所述第1硅不同的第1高浓度杂质;
第2上下一对硅层,以包夹所述第2硅的方式配置在所述第2硅上下,且包含导电型与所述第2硅不同的第2高浓度杂质;
第2绝缘物,用以包围所述第1硅、所述第2硅、所述第1上下一对硅层、及所述第2上下一对硅层周围、与所述第1绝缘物;及
导电体,包围所述第2绝缘物周围;
所述第1上下一对硅层内的上方的硅层、与所述第2上下一对硅层内的上方的硅层电性连接;
通过将第1电源供给至所述第1上下一对硅层内的下方的硅层,并且将第2电源供给至所述第2上下一对硅层内的下方的硅层来操作。
2.如权利要求1所述的半导体器件,其特征在于,在所述柱状构造体中,所述第1硅为p型或本质型硅,所述第2硅为n型或本质型硅,所述第1绝缘物为第1氧化膜;
所述第1上下一对硅层分别为包含n型高浓度杂质的硅层;
所述第2上下一对硅层分别为包含p型高浓度杂质的硅层;
所述第2绝缘物发挥作为栅极绝缘膜功能,所述导电体发挥作为栅极电极功能。
3.如权利要求2所述的半导体器件,其特征在于,所述第1硅及所述第2硅均作成四角柱形状。
4.如权利要求3所述的半导体器件,其特征在于,作成所述四角柱形状的第1硅的底面的四角形的邻接于所述第1氧化膜的边的长度L1满足以下关系式1,
(关系式1)
其中,是表示费米电位,εsilicon是表示硅的介电常数,q是表示电子的电荷量,N是表示第1硅的杂质浓度。
5.如权利要求3所述的半导体器件,其特征在于,作成所述四角柱形状的第1硅的底面的四角形的与邻接于所述第1氧化膜的边正交的边的长度L2满足以下关系式2,
(关系式2)
其中,是表示费米电位,εsilicon是表示硅的介电常数,q是表示电子的电荷量,NA是表示第1硅的杂质浓度。
6.如权利要求3所述的半导体器件,其特征在于,作成所述四角柱形状的第2硅的底面的四角形的邻接于所述第1氧化膜的边的长度L3满足以下关系式3,
(关系式3)
其中,是表示费米电位,εsilicon是表示硅的介电常数,q是表示电子的电荷量,ND是表示第2硅的杂质浓度。
7.如权利要求3所述的半导体器件,其特征在于,作成所述四角柱形状的第2硅的底面的四角形的与邻接于所述第1氧化膜的边正交的边的长度L4满足以下关系式4,
(关系式4)
其中,是表示费米电位,εsilicon是表示硅的介电常数,q是表示电子的电荷量,ND是表示第2硅的杂质浓度。
8.如权利要求2所述的半导体器件,其特征在于,所述第1硅及所述第2硅均作成半圆柱形状。
9.如权利要求1所述的半导体器件,其特征在于,发挥作为栅极绝缘膜功能的所述第2绝缘物、包围所述第2绝缘物周围且发挥作为栅极电极功能的所述导电体、所述第1硅及所述第1上下一对硅层构成增强型nMOS晶体管;
发挥作为栅极绝缘膜功能的所述第2绝缘物、包围所述第2绝缘物周围且发挥作为栅极电极功能的所述导电体、所述第2硅及所述第2上下一对硅层构成增强型pMOS晶体管;
所述导电体是由用以将nMOS晶体管与pMOS晶体管作成增强型的材料所形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本优尼山帝斯电子株式会社,未经日本优尼山帝斯电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010502675.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种偏心甩干装置
- 下一篇:半导体元件及其制造方法
- 同类专利
- 专利分类