[发明专利]半导体器件

说明书

技术领域

本发明涉及一种半导体器件。

背景技术

半导体器件中，尤其以使用属于具有MOS(Metal Oxide Semiconductor，金属氧化物半导体)构造的栅极电极的场效晶体管的MOS晶体管的集成电路，已迈入高集成化的一途。随着此高集成化，其中所使用的MOS晶体管，其微细化已进展至毫微米(nano)领域。在MOS晶体管构成属于数字(digital)电路的基本电路之一的反向器(inverter)电路(NOT电路)时，若该MOS晶体管的微细化进展，漏电(leak)电流的抑制会变得困难，使得可靠性因为热载子(hot carrier)效应而降低。此外，从确保必要电流量的要求来说，会有无法谋求电路占有面积的尺寸降低(size down)的问题。为了解决此种问题，乃提出一种具有将源极、栅极、漏极对衬底朝垂直方向配置而成的岛状半导体层，且由栅极将该岛状半导体层予以包围的构造的环绕式栅极晶体管(Surrounding Gate Transistor，SGT)，及提出一种使用SGT的CMOS反向器电路(S.Watanabe、K.Tsuchida、D.Takashima、Y.Oowaki、A.Nitayama、K.Hieda、H.Takato、K.Sunouchi、F.Horiguchi、K.Ohuchi、F.Masuoka、H.Hara、“A Novel Circuit Technology with Surrounding Gate Transistors(SGT′s)for Ultra High Density DRAM′s(一种使用SGT的超高密度DRAM的新颖电路技术)″、IEEE JSSC、第30卷、第9期、1995年)。虽已通过使用此SGT的CMOS反向器电路实现了小型化，惟期望实现使用SGT的CMOS反向器电路更进一步的小型化。

发明内容

(发明所欲解决的问题)

本发明是有鉴于上述实情而研发，其目的在提供一种具有使用SGT的CMOS反向器电路，而可实现高集成化的半导体器件。

(解决问题的手段)

本发明的第1实施方式的半导体器件的特征在于，包含：柱状构造体，配置于衬底上，且具有第1硅、第2硅及第1绝缘物；其中该第2硅的导电型与所述第1硅不同；该第1绝缘物由所述第1硅及所述第2硅所包夹，且相对于所述衬底朝垂直方向延伸；

第1上下一对硅层，以包夹所述第1硅的方式配置在所述第1硅上下，且包含导电型与所述第1硅不同的第1高浓度杂质；

第2上下一对硅层，以包夹所述第2硅的方式配置在所述第2硅上下，且包含导电型与所述第2硅不同的第2高浓度杂质；

第2绝缘物，用以包围所述第1硅、所述第2硅、所述第1上下一对硅层、及所述第2上下一对硅层周围、与所述第1绝缘物；及

导电体，包围所述第2绝缘物周围；

所述第1上下一对硅层内的上方的硅层、与所述第2上下一对硅层内的上方的硅层电性连接；

通过将第1电源供给至所述第1上下一对硅层内的下方的硅层，并且将第2电源供给至所述第2上下一对硅层内的下方的硅层来操作。

此外，在本发明的优选实施方式中，在所述柱状构造体中，所述第1硅为p型或本质(intrinsic)型硅，所述第2硅为n型或本质型硅，所述第1绝缘物为第1氧化膜；

所述第1上下一对硅层分别为包含n型高浓度杂质的硅层；

所述第2上下一对硅层分别为包含p型高浓度杂质的硅层；

所述第2绝缘物发挥作为栅极绝缘膜功能，所述导电体发挥作为栅极电极功能。

此外，在本发明的优选实施方式中，所述第1硅、及所述第2硅均作成四角柱形状。

此外，在本发明的优选实施方式中，作成所述四角柱形状的第1硅的底面的四角形的邻接于所述第1氧化膜的边的长度L1满足以下关系式1，

(关系式1)

其中，是表示费米电位(Fermi potential)，εsilicon是表示硅的介电常数，q是表示电子的电荷量，N是表示第1硅的杂质浓度。

此外，在本发明的优选实施方式中，作成所述四角柱形状的第1硅的底面的四角形的与邻接于所述第1氧化膜的边正交的边的长度L2满足以下关系式2，

(关系式2)

其中，是表示费米电位，εsilicon是表示硅的介电常数，q是表示电子的电荷量，N_A是表示第1硅的杂质浓度。