[发明专利]半导体装置的金属电极的形成方法以及金属电极形成设备

说明书

技术领域

本发明涉及一种通过由切削加工图案化金属膜形成半导体装置的金属电极的方法。本发明还涉及一种金属电极形成设备。

背景技术

作为用于焊料连接的金属电极的低成本形成方法，专利文献1描述了一种不需要在图案化(patterning)中进行光刻处理的形成金属电极的技术。

根据专利文献1，半导体装置包括形成在半导体衬底的一个表面上的床电极或基底电极(bed electrode)、形成在床电极上的保护膜、形成在保护膜中的开口以及形成于暴露在开口中的床电极的表面上的用于连接的金属电极。上述半导体装置的金属电极通过在床电极和保护膜上形成金属膜以及通过切削加工图案化金属膜形成，其利用了暴露在开口中的床电极的表面与保护膜的上表面之间的水平(高度)差。更具体地说，水平差是这样一种沉降，暴露在开口中的床电极的表面从保护膜的上表面后退。

在形成上述半导体装置的过程中，与保护膜上的金属膜一起去除保护膜的一部分，以使得即使当半导体衬底具有厚度变化时也能可靠地去除位于保护膜的上表面之上的金属膜。然而，为了确保半导体衬底中的半导体元件的电绝缘特性，并且为了抑制半导体衬底的表面中的电绝缘特性变化，必须确保保护膜具有预定厚度。因此，当金属电极通过切削加工被图案化时，可优选高精度地进行切削加工，其中在半导体衬底的整个表面中，关于金属膜的表面的切削量变化落在+/-1μm(2μm或更小)内。举例来说，当由铝制成的床电极形成为具有5μm的厚度以及当保护膜形成为从半导体衬底的一个表面开始具有10μm的厚度时，保护膜在床电极上具有约8μm的厚度。因此，需要2μm或更小(在+/-1μm内)的精度，以确保床电极上约3μm膜厚度的保护膜，其中约3μm的膜厚度可以为确保电绝缘可靠性所需的最小厚度。

为了进行切削加工，在吸附台上吸附并固定半导体衬底。在此情况下，因为半导体衬底的后表面变形为平坦表面，所以半导体衬底的主表面变形为反映后表面的原始不规则性的形状。通常沿着与吸附台平行的平面进行切削加工。因此，如果半导体衬底相对于该平面具有比上述所需的切削量精度(在+/-1μm内)大的厚度变化，则可能存在不满足所需的切削量精度(+/-1μm)的区域。在此情况下，生产率降低。

鉴于上述情形，本申请的申请人已提出了在专利文献2中描述的方法。根据专利文献2，在具有金属膜的半导体衬底被吸附并固定在吸附台上后，表面形状测量装置获取关于半导体衬底的表面部分的表面形状的数据。在上述情形下，表面部分是覆盖保护膜的金属膜的一部分。接着，基于关于表面形状的数据，变形装置通过从半导体衬底的吸附台侧向半导体衬底施加位移而使半导体衬底变形，因此半导体衬底的表面部分与平行于吸附台设置的切削平面(切削面)之间的距离落入预定范围内。接着，表面形状测量装置测量变形的半导体衬底的表面形状。当确定表面部分与切削平面之间的距离处于预定范围内时，沿着切削平面进行切削加工，而变形装置所变形的半导体衬底被吸附并固定在吸附台上。如上所述，由于在半导体衬底的表面部分的不规则性已经变小的状态下进行切削加工，可以改善生产率。

专利文献1：JP-2006-186304A

专利文献2：与US-2008/0217771A对应的JP-2009-49356A

然而，专利文献2未能具体解决作为变形装置的多个致动器配置问题。因此，根据多个致动器配置，很可能半导体衬底的表面部分的不规则性不能高精度地校正(修正)。也就是说，不能高精度地校正半导体衬底的起伏(不平整性)。为了高精度地校正半导体衬底的表面的起伏，可优选地减小致动器的间距。然而，间距减小将导致致动器的数目增加。根据致动器数目的增加，控制系统复杂化且生产成本增加。

根据已知的抽样定理，当致动器以小于或等于对应于衬底表面的起伏的空间频率的波长的一半的间距配置时，起伏可通过致动器的一连串位移恢复或弥补。也就是说，可预想到，当致动器基于抽样定理理想地配置时，能够高精度地校正起伏的致动器的间距的上限是半导体衬底的起伏的空间频率的波长的一半。

发明内容

鉴于上述困难，本发明的一个目的是提供一种金属电极形成设备和一种半导体装置的金属电极的形成方法，上述设备和方法能够降低生产成本，同时满足所需的切削量精度。