[发明专利]一种应用于VDMOS器件的静电放电保护结构无效

申请号：	201010503634.0	申请日：	2010-10-12
公开（公告）号：	CN102005450A	公开（公告）日：	2011-04-06
发明（设计）人：	张世峰;韩雁;揭英亮;陈素鹏;胡佳贤;张斌	申请（专利权）人：	浙江大学;广东省粤晶高科股份有限公司
主分类号：	H01L27/02	分类号：	H01L27/02;H01L29/06
代理公司：	杭州天勤知识产权代理有限公司 33224	代理人：	胡红娟
地址：	310027***	国省代码：	浙江;33
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种应用于 vdmos 器件静电放电保护结构
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种应用于VDMOS器件的ESD保护结构，所述的VDMOS器件包括从下至上依次层叠的N+衬底、N-外延层和栅氧层，其特征在于：所述的ESD保护结构由注于栅氧层下方的P+掺杂区、设于栅氧层上方的掺杂多晶硅以及P+掺杂区和掺杂多晶硅之间的栅氧层构成，所述的掺杂多晶硅由n+1个N+注入区和n个P-注入区组成，所有N+注入区和P-注入区沿同一方向排列且互相间隔设置，n为大于1的自然数。

2.根据权利要求1所述的ESD保护结构，其特征在于：所述n为2～10。

3.根据权利要求1所述的ESD保护结构，其特征在于：所述的P+掺杂区的厚度为3.0～4.5um之间。

4.根据权利要求1所述的ESD保护结构，其特征在于：所述的P+掺杂区的掺杂浓度为1E19～1E20cm^-3。

5.根据权利要求1所述的ESD保护结构，其特征在于：所述的栅氧层的厚度为50nm～120nm。

6.根据权利要求1所述的ESD保护结构，其特征在于：所述的掺杂多晶硅的厚度为400nm～600nm。

7.根据权利要求1所述的ESD保护结构，其特征在于：所述的N+注入区掺杂浓度为1E19～1E20cm^-3。

8.根据权利要求1所述的ESD保护结构，其特征在于：所述的P-注入区的掺杂浓度为1E16～4E16cm^-3。

9.根据权利要求1所述的ESD保护结构，其特征在于：所述的N+注入区和P-注入区为条形或圆形。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学;广东省粤晶高科股份有限公司，未经浙江大学;广东省粤晶高科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/pat/books/201010503634.0/1.html，转载请声明来源钻瓜专利网。