[发明专利]用于检测芯片温度变化的器件

说明书

技术领域

本发明涉及用于测量集成电路芯片衬底温度的器件。

背景技术

在许多电子系统中，需要能在运行时测量集成电路芯片的内部温度。特别是检测芯片温度有可能的异常升高。

已经有基于监测形成在芯片衬底中的电阻阻值变化的温度测量器件。实际上，由于硅的压阻特性，形成在硅衬底中的电阻阻值取决于衬底所受的机械应力。由于衬底中温度变化引起应力变化，从而使得电阻值与衬底温度相关。

这种温度测量器件的缺点在于其误差，尤其是由于电阻制成方法所导致的误差。实际上，在等温时，可观测到同一半导体晶圆上不同芯片中形成的电阻间的阻值差异，而这种情况在不同半导体晶圆各自的芯片中形成的电阻间更加严重。

发明内容

因此，本发明的一个实施例的目的就是提供一种用于测量集成电路芯片衬底温度的器件，其至少克服了现有技术方案的一些缺点。

本发明的一个实施例的目的是提供一种结构，能够进行准确的温度测量。

本发明的一个实施例的目的是提供一种结构，其能够用制造CMOS集成电路所需的制造流程来制成。

因此，本发明的一个实施例的目的是提供一种器件，用来检测集成电路芯片衬底的温度变化，其包括，衬底中的注入电阻，该注入电阻连接成惠特斯通桥，其中该桥中两个第一相对的电阻中的每一个由与第一方向平行的金属线阵列所覆盖，该第一方向定义为，衬底应力沿此方向的变化会导致桥中不平衡值的变化。

根据本发明的一个实施例，桥中的两个第二相对的电阻中的每一个由与第二方向平行的金属线阵列所覆盖，该第二方向与第一方向垂直。

根据本发明的一个实施例，两个第一相对的电阻具有顶视图为平行的长方条的形状，金属线沿该条的长度方向延伸。

根据本发明的一个实施例，注入电阻的顶视图为正方形。

根据本发明的一个实施例，注入电阻包含在第二导电类型区域中所制成的第一导电类型的掺杂区域。

根据本发明的一个实施例，金属线由铜制成。

根据本发明的一个实施例，金属线由铝制成。

本发明的上述目标、特点和优点将结合附图，在不局限于特定实施例的描述中详细讨论。

附图说明

图1为惠特斯通桥的电路图；

图2A和2B为电阻实施例的截面和顶视原理图；

图3A和3B为电阻另一实施例的截面和顶视原理图，其对温度变化特别敏感；

图4为测量集成电路芯片衬底温度的器件实施例的简化顶视图；

图5为测量集成电路芯片衬底温度的器件另外一个实施例的简化顶视图。

具体实施方式

为清楚起见，相同的元件在各附图中用相同的附图标记表示，而且正如一般集成电路示图，各附图并不符合比例。

图1为四个电阻R所组成的惠特斯通桥的电路图，比如，用同样的阻值。电压V_IN加于该桥的第一对角线上，即节点A与B之间。不平衡电压V_OUT可在该桥的第二对角线，即节点C和D间产生。

由于电阻具有相同的阻值，该惠特斯通桥正常处于平衡，则不论V_IN为何值，输出电压V_OUT都约为0V。而且，输出电压V_OUT与可能的温度变化无关。实际上，虽然电阻值会随温度变化，但是对于桥中的所有电阻来说漂移量实质上都一样。因此，平衡状态保持不变。

图2A为形成在半导体衬底(例如，硅形成的衬底)中的注入电阻的横截面原理图。

图2B为图2A中沿平面B-B的截面的顶视图。

在轻掺杂N型衬底区1的上部，制成P型掺杂区域3。在此例中，区域3的顶视图为长方条状。在该长方条的末端，在区域3的上部，有重掺杂的P型接触区域5a和5b。氧化区域7位于区域3的周围，用来界定该电阻。

在此例中，电阻上叠加覆盖氮化物层9、氧化层11和氮化物13。在氮化物层13上，有金属接触焊盘15a和15b，通过贯穿层9、11和13的通孔17a和17b与接触区域5a和5b相连接。

图3A为注入电阻的另一个实施例的横截面原理图。

图3B为图3A的顶视图。

所示的结构与图2A和2B所述的结构相同，但是在电阻之上，为平行的断开金属线阵列21，例如铜或铝线。在此例中，金属线为纵向，即延伸方向与电阻区域3的长度方向平行，且在接触焊盘15a和15b之间。