[发明专利]一种视频同步像素时钟产生电路

权利要求书

1.一种视频同步像素时钟产生电路，其特征在于，基于从外部输入的视频信号来生成与之适应的像素时钟，该同步像素时钟产生电路包括：

低通滤波器 21，滤除高频部分的视频信息；

同步提取器 22，由低通后的视频信号通过切割电平slice_level后得到视频输入信号的行消隐边沿信息hsync_rise，以及由像素时钟计数值决定的参考边沿信息href_rise;

误差检测器 23，获得视频信号每行的误差值；

误差滤波器 24，获取场消隐期间的误差值；

误差初始值检测器 25，获得视频信号的初始误差值；

加法器 26，获得最终DDS的步长dto；

DDS电路 27，累加并查表，获得6位数字正弦波；

DAC电路 28，将查表获得的6位数字波形整形成模拟波形，产生约6.75MHz的正弦波信号;

PLL电路 29：将6.75MHz正弦波进行2X/4X倍频得到同步像素时钟13.5MHz/27MHz。

2.根据权利要求1所述的视频同步像素时钟产生电路，其特征在于，

所述同步提取器22具有：

将像素时钟频率进行分频，获取分频信号的边缘信息作为内部参考沿信息href_rise；

以及提取低通后的视频数据行同步沿信息hsync_rise。

3.根据权利要求1所述的视频同步像素时钟产生电路，其特征在于，

所述误差检测器23具有：

利用内部参考沿信息href_rise和外部视频信号的沿信息hsync_rise进行鉴相，提取两者的相位差，作为当前视频行像素时钟频率的调整依据。

4.根据权利要求1所述的视频同步像素时钟产生电路，其特征在于，

所述误差滤波器 24具有：

通过平滑滤波有效视频期间的连续规定次数的相位差，获取场消隐期间视频行像素时钟频率的调整依据。

5.根据权利要求1所述的视频同步像素时钟产生电路，其特征在于，

所述误差初始值检测器25具有：

开启像素时钟频率调整前，对视频信号作总体评估，提取粗略相位误差，从而减小后期调整的范围，加快锁定速度，增加系统稳定性。

6.根据权利要求1所述的视频同步像素时钟产生电路，其特征在于，

所述误差初始值检测器25具有：

根据外部视频信号的变化开启内部保护机制，在通过连续规定次数的误差检测积分值大于规定阈值时，重新进行误差初始值检测。

7.根据权利要求1所述的视频同步像素时钟产生电路，其特征在于，

所述加法器 26具有：

计算DDS中累加器的步长，调整DDS输出的数字正弦波频率，从而调整最终PLL电路的输出频率。