[发明专利]相变存储器底部电极的制作方法

说明书

技术领域

本发明涉及半导体技术领域，更为具体的，本发明涉及一种适用于相变存储器的底部电极的制作方法。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)技术是基于S.R.Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前不挥发存储技术研究的焦点。

在相变存储器中，可以通过对记录了数据的相变层进行热处理，来改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。因此，PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。

目前PCRAM研究的目标在于实现相变存储器操作时的低操作电流和低功耗。PCRAM实现信息的写入和擦除的方式是利用焦耳热使微小区域的相变材料发生相变，相变区域的尺寸越小，发生相变所需的功耗就越低。当器件单元的尺寸越小甚至达到三维纳米尺度，PCRAM的优越性将越充分地体现。尤其在32nm工艺节点以下，相变存储器被认为是最有潜力的新型非易失性存储器。

专利号为ZL03154684.6的中国专利，公开了一种相变存储器及其制作方法，图1示出了所述相变存储器的基本结构，包括底部电极10、顶部电极20、以及底部电极10与顶部电极20之间的相变层30。其中相变层30的晶态转变过程需要较高的温度，一般使用底部电极10对相变层30进行加热，而顶部电极20仅起到互连作用。底部电极10对相变层30的加热效果好坏将直接影响相变存储器的读写速率。

为了获得良好的加热效果，相变存储器一般采用大驱动电流，因此其写操作电流要达到1mA左右，然而驱动电流并不能无限制地上升，大驱动电流会造成外围驱动电路以及逻辑器件的小尺寸化困难。

还有一种提高加热效果的方法是，缩小底部电极与相变层构成欧姆接触的接触面积，提高接触电阻。然而现有工艺中，底部电极的形成过程主要是先在介电层中形成接触孔，然后再填充金属，但所述形成接触孔的顶部宽度总是大于底部宽度，因此所形成的底部电极呈倒喇叭状，难以进一步缩小底部电极与相变层的接触面积。

因此，需要提供一种新型相变存储器的底部相变存储器底部电极的制作方法，减小底部电极与相变层的接触面积。

发明内容

本发明解决的问题是提供了一种相变存储器底部电极的制作方法，减小底部电极与相变层的接触面积，从而降低存储器操作功耗。

本发明提供的相变存储器底部电极的制作方法，基本步骤包括：

提供半导体衬底，所述半导体衬底上形成有第一介电层，所述第一介电层中形成有导电插塞；去除部分导电插塞，形成第一凹槽；至少在所述第一凹槽的内壁形成第一掩模层，构成第二凹槽；在所述第二凹槽内形成第二掩模层；以第二掩模层为掩模依次刻蚀第一掩模层以及部分导电插塞形成插塞尖端；去除所述第一掩模层以及第二掩模层。

其中，所述半导体衬底包含有与相变存储器对应的选通管，所述导电插塞的底部连接所述选通管。

可选的，所述导电插塞采用钽、氮化钽或钨。所述第一介电层采用氧化硅、氮化硅或氮氧化硅。

可选的，所述第一掩模层的厚度小于第一凹槽槽径的1/2。所述第一掩模层采用氧化硅、氮化硅或氮氧化硅，但与第一介电层材质相异。所述第一掩模层采用等离子增强气相沉积、原子层沉积或炉管沉积工艺。

可选的，所述第二掩模层采用无定形碳。

可选的，去除所述第一掩模层，采用选择性湿法工艺。去除所述第二掩模层，采用氧气低温氧化工艺。

作为一个可选方案，在去除第一掩模层以及第二掩模层后还包括：回填第一介电层，并平坦化所述第一介电层表面，直至露出插塞尖端。

作为另一个可选方案，所述去除第一掩模层以及第二掩模层包括：回填第一介电层，并平坦化所述第一介电层表面，去除第一掩模层以及第二掩模层，直至露出插塞尖端。