[发明专利]失效分析结构、其形成方法及其失效分析方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种失效分析结构、其形成方法及其失效分析方法。

背景技术

随着半导体制造技术推进到深亚微米技术，半导体金属布线的层数越来越多，连接不同层金属布线的导电插塞数量也随之增加，因而导电插塞的尺寸减小，导致形成导电插塞的通孔的刻蚀的难度增大，而通孔的刻蚀不到位而出现缺陷，就可能出现金属布线间互连结构的断路，导致半导体器件的失效。

为此，导电插塞的失效分析成为现在的研究热点，现有的失效分析方法主要采用电子束色差区分法，即电压衬度像技术(Voltage Contrast，VC)测试导电插塞是否有效地连接有两层金属层，通过电子束在导电插塞连接的其中一层金属层表面进行扫描，若导电插塞存在有断路缺陷，则体现为被扫描的金属层表面存在导电性质差，如金属层电位差，所述电位差将被转换成电子束亮度差，检测上述电子束亮度差及其亮度分界点即可判断导电插塞是否存在有断路缺陷及断路缺陷的位置。专利号为US5970167的美国专利，详细阐述了如何应用上述电压衬度像技术进行导电插塞的失效分析。

具体的检测过程为：提供待测试分析的半导体产品及其失效分析结构，包括：基底；依次位于所述基底表面的第一金属层和第二金属层，所述第一金属层和第二金属层通过导电插塞进行连接。其中，所述第一金属层和第二金属层分别由多个金属块构成，且通过导电插塞将所述第一金属层金属块和第二金属层金属块依次相连，构成串联结构。

所述失效分析结构中的导电插塞与半导体产品中的导电插塞是通过同一半导体工艺同时形成，所述导电插塞的数量和布局与所述半导体产品的导电插塞的数量和布局相同。

具体地失效分析过程包括：首先将所述失效分析结构进行剥层至暴露出第二金属层；将所述第二金属层的一端接地或接至其他固定电压，使整个串联结构的第一金属层和第二金属层都保持在等电位。

接着，通过扫描电镜产生电子束，所述电子束入射至所述第二金属层，所述第二金属层在所述电子束的激发下产生二次电子。

然后，利用信号收集系统收集所述第二金属层经电子激发后产生的二次电子，根据收集到的二次电子，利用图像显示和记录系统显示和记录所述最上层金属的二次电子图像。

最后，对所述二次电子图像进行分析，若所述收集到的二次电子存在着亮度差，则说明所述失效分析结构中导电插塞存在有断路缺陷，导致整个串联的失效分析结构断开，造成电位差，形成具有亮度差的二次电子图像。对应地，所述半导体产品中对应位置的导电插塞具有相同的断路缺陷。

但是通过上述技术方案的失效分析结构对半导体产品的导电插塞进行失效分析时，常常出现分析结果不准确的问题。

发明内容

本发明解决的问题是提供一种失效分析结构、其形成方法及其失效分析方法，提高失效分析的准确度。

为解决上述问题，本发明提供一种失效分析结构的形成方法，所述失效分析结构用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，包括：

提供基底，并在所述基底上形成第一金属层，所述第一金属层由分立的金属块构成；

在所述第一金属层的金属块上依次形成第一绝缘层及第二金属层，所述第一绝缘层内具有贯穿其厚度的第一导电插塞，所述第二金属层由分立的金属块构成，所述第二金属层金属块通过第一导电插塞与第一金属层金属块依次相连构成串联结构；

在所述第二金属层上形成第二绝缘层及位于所述第二绝缘层内的第二导电插塞，所述第二导电插塞与第二金属层金属块相连；

在所述第二绝缘层上形成测试金属层，所述测试金属层由分立的金属块构成，所述测试金属层金属块通过第二导电插塞与第二金属层金属块一一对应相连。

可选的，所述第一金属层与半导体产品中一层金属层通过同一工艺步骤同时形成。

可选的，所述第二金属层和第一金属层的数量关系为以下之一：所述第一金属层金属块的数量比第二金属层金属块数量少一个；所述第二金属层金属块的数量比第一金属层金属块数量少一个；所述第二金属层金属块的数量等于第一金属层金属块数量。

可选的，所述第二导电插塞的尺寸不小于所述第一导电插塞的尺寸。

可选的，所述测试金属层金属块的面积不大于所述第二金属层金属块面积。

可选的，还包括在所述测试金属层上形成有介质层。

本发明还提供一种失效分析结构，用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，包括：