[发明专利]半导体结构及其制造方法

权利要求书

1.一种半导体结构，包含：

基材；

栅极结构，位于该基材上；

源极，位于该基材中并邻近该栅极结构；以及

漏极，位于该基材中并邻近该栅极结构，其中该源极以及该漏极的至少一者包含：

凹穴，位于该基材中；

非掺杂外延层，位于该凹穴的内表面上并实质上由硅与一外延材料所组成，该非掺杂外延层具有一底部与一侧壁而覆盖该凹穴的内表面，其中该底部的厚度不超过与该侧壁厚度的120％；以及

掺杂外延层，其包含硅、该外延材料与一掺质，而填入该凹穴中，其中由于该非掺杂外延层，而使得该掺杂外延层完全不接触该基材。

2.如权利要求1的半导体结构，其中该底部厚度与该侧壁厚度的比值介于1.20-0.83之间。

3.如权利要求1的半导体结构，其中该掺杂外延层的掺质浓度至少大于该非掺杂外延层中者的100倍。

4.如权利要求1的半导体结构，其中该掺杂外延层的表面高过该基材的表面。

5.如权利要求1的半导体结构，其中该基材包含硅。

6.如权利要求1的半导体结构，还包含：

源极接触插塞以及一漏极接触插塞，分别位于该源极以及该漏极上，其中该源极接触插塞以及该漏极接触插塞的其中一者的形状为连续延伸条状，而另一者为单一矩形。

7.如权利要求1的半导体结构，其中该外延材料包含锗、碳、镓、锡与铅的至少一者。

8.一种半导体结构的制造方法，包含：

提供一基材；

形成一栅极结构，位于该基材上；

形成多个凹穴，其位于该基材中并邻近该栅极结构；

形成一非掺杂外延层，其位于该些凹穴的内表面上并实质上由硅与一外延材料所组成且不具任何掺质，该非掺杂外延层具有一底部与一侧壁，使得该底部的厚度不超过与该侧壁厚度的120％；以及

形成一掺杂外延层而填入该凹穴中，该掺杂外延层包含硅、该外延材料与一掺质。

9.如权利要求8的半导体结构的制造方法，还包含：

形成一源极接触插塞以及一漏极接触插塞，分别位于该源极以及该漏极上，其中该源极接触插塞以及该漏极接触插塞的其中一者的形状为连续延伸条状，而另一者为单一矩形。

10.如权利要求8的半导体结构的制造方法，其中该底部厚度与该侧壁厚度的比值介于1.20-0.83之间。

11.如权利要求8的半导体结构的制造方法，其中该掺杂外延层的掺质浓度至少大于该非掺杂外延层中者的100倍。

12.如权利要求8的半导体结构的制造方法，其中该掺杂外延层具有一固定的掺质浓度。

13.如权利要求8的半导体结构的制造方法，其中该掺杂外延层的该掺质具有一浓度梯度。

14.如权利要求8的半导体结构的制造方法，其中该外延材料包含锗、碳、镓、锡与铅的至少一者。

15.一种半导体结构的制造方法，包含：

提供一基材；

形成多个凹穴，其位于该基材中；

提供一前驱混合物以于该些凹穴的内表面上形成一非掺杂外延层，该前驱混合物包含一硅前驱物、一外延材料前驱物与卤化氢，其中该硅前驱物与该外延材料前驱物流量的比值大于1.7；以及

形成一掺杂外延层而实质上填满该凹穴，该掺杂外延层包含硅、该外延材料与一掺质。

16.如权利要求15的半导体结构的制造方法，还包含：

形成一源极接触插塞以及一漏极接触插塞，分别位于该源极以及该漏极上，其中该源极接触插塞以及该漏极接触插塞其中之一者的形状为连续延伸条状，而另一者为单一矩形。

17.如权利要求15的半导体结构的制造方法，其中该非掺杂外延层具有底部与侧壁，其中该底部厚度与该侧壁厚度的比值介于1.20-0.83之间。

18.如权利要求15的半导体结构的制造方法，其中该掺杂外延层的掺质浓度至少大于该非掺杂外延层中者的100倍。