[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明涉及一种复合外延层结构，以及形成复合外延层结构的方法。特别是，本发明涉及一种包含非掺杂外延层与掺杂外延层的复合外延层结构，以及形成此等复合外延层结构的方法，以确保栅极通道电性的稳定性。

背景技术

在半导体元件的制造过程中，既要持续减小临界尺寸又要维持半导体元件的效能，一直是本领域技术人士需要不断克服的挑战。其中一项挑战就是要维持栅极通道中的载流子，亦即电子与空穴，要有足够高的载流子迁移率。已经知道，只要对于栅极通道施加适当的应力，就可以调整金属氧化物半导体，例如N-MOS或是P-MOS，栅极通道中的载流子的迁移率。其中一种操作方法是，使用择区外延法(selective area epitaxial)，在凹入式源极与漏极区域(recessed source/drain region)之中长成具应力的P型掺杂外延层或是N型掺杂外延层，例如SiGe:B或是SiGe:As。

此等方法相当有效，一方面可以在增加对栅极通道的应力的影响下，形成通道应变(strained channel)，增加栅极通道中的载流子的迁移率。另一方面，还可以减低源极与漏极的电阻。对于需要更高对栅极通道应力的场合，还可以采用特定形状的凹入式源极与漏极区域。虽然此等特定形状的凹入式源极与漏极区域，还能更加提升对栅极通道的应力，但是也可能因为掺杂外延层中的掺质，例如硼，反向扩散进入栅极通道中而发生不利的短通道效应。

有鉴于此，仍然亟需要一种新颖的方法来形成复合外延层结构，使得所得的复合外延层结构既能隔绝掺杂外延层中掺质的反向扩散，又能提供足够的栅极通道应力。

发明内容

本发明于是提出一种新颖的方法来形成复合外延层结构。使用本发明新颖方法所得的复合外延层结构，既能隔绝掺杂外延层中掺质的反向扩散，又能提供足够的栅极通道应力。所以，使用本发明新颖方法所得的复合外延层结构，其实是一种从根本上提供足够栅极通道应力的全包式解决方案。

本发明首先提出一种半导体结构。此等半导体结构包含基材、栅极结构、源极与漏极、非掺杂外延层与掺杂外延层。栅极结构位于基材上，源极与漏极则分别位于基材中并邻近栅极结构。源极以及漏极的至少一者包含位于基材中的凹穴。非掺杂外延层位于凹穴的内表面上，并实质上由硅与一外延材料所组成。非掺杂外延层覆盖凹穴内表面的底部与侧壁，而底部的厚度不超过与侧壁厚度的120％。掺杂外延层包含硅、外延材料与掺质，而一起填入凹穴中。由于非掺杂外延层的隔离，而使得掺杂外延层完全不会接触基材。在本发明一实施例中，掺杂外延层的掺质浓度至少大于非掺杂外延层中者的100倍。

本发明又提出一种半导体结构的制造方法。首先，提供一基材。其次，形成位于基材上的栅极结构。然后，形成多个凹穴，其位于基材中并邻近栅极结构。再来，形成位于凹穴内表面上的一非掺杂外延层，其实质上由硅与一外延材料所组成且不具任何掺质。非掺杂外延层具有一底部与一侧壁，而且底部的厚度不超过与侧壁厚度的120％。继续，形成一掺杂外延层而填入凹穴中。掺杂外延层包含硅、外延材料与一掺质。在本发明一实施例中，底部厚度与侧壁厚度的比值可以介于1.20-0.83之间。

本发明再提出一种半导体结构的制造方法。首先，提供一基材。其次，形成多个凹穴，其位于基材中。然后，提供一前驱混合物，而可以在凹穴的内表面上形成一非掺杂外延层。前驱混合物包含一硅前驱物、一外延材料前驱物与卤化氢。硅前驱物与外延材料前驱物流量的比值大于1.7。继续，形成一掺杂外延层而实质上填满凹穴。掺杂外延层包含硅、外延材料与掺质。在本发明一实施例中，可以形成位于基材上的栅极结构，使得多个凹穴会邻近栅极结构。

一方面，由于本发明复合外延层结构中非掺杂外延层的隔离，而使得掺杂外延层完全不会接触基材，因此能够隔绝掺杂外延层中的掺质反向扩散进入基材中。另一方面，非掺杂外延层底部与侧壁的厚度具有适当的比例，所以还能诱发出充分的栅极通道应力，维持栅极通道中的载流子具有足够的载流子迁移率。

附图说明

图1-图5为本发明半导体结构制造方法的一示意流程图；

图6-图10为本发明半导体结构制造方法的另一示意流程图。

主要元件符号说明

100 半导体结构

101 基材

102 栅极通道

110 栅极结构

111 栅极导电层

112 栅极介电层

113 间隙壁

120/130 凹穴

121/131 内表面