[发明专利]基于绝缘体上硅的双极结型晶体管及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，尤其涉及一种基于绝缘体上硅的双极结型晶体管及其制造方法。

背景技术

绝缘体上硅(Silicon-On-Insulator，SOI)技术是在顶层硅和背衬底之间引入一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI具有体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用SOI材料制造的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小，及特别适用于低压低功耗电路等优势。

请参阅图3，图3所示为现有的绝缘体上硅双极结型晶体管2的结构示意图。所述绝缘体上硅双极结型晶体管2包括具有第二氧化物埋层201的第二SOI衬底20，所述第二氧化物埋层201的厚度为1500埃；形成在所述第二氧化物埋层201内的第二浅沟槽隔离21；位于第二浅沟槽隔离21之间的第二有源区22；形成在所述第二有源区22内的第二n型集电区23；形成在所述第二n型集电区23上，并位于所述第二有源区22表面的第二p型基区24；位于第二p型基区24与第二浅沟槽隔离21之间，并位于所述第二n型集电区23上的第二较浅沟槽隔离25；在第二浅沟槽隔离21与第二n型集电区23之间的第二有源区22处形成第二集电极插栓231；在第二SOI衬底20表面淀积多晶硅，并通过图案化和刻蚀等工艺形成第二发射区26，并在所述多晶硅刻蚀区进行隔离介质27填充。

明显地，在刻蚀形成第二发射区26的过程中，刻蚀区域的不确定性必然导致所述第二发射区26具有不确定的发射区宽度，最终使得绝缘体上硅双极结型晶体管2不具有一致性和再现性。更严重地，降低产品良率，增加制造成本。

针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明基于绝缘体上硅的双极结型晶体管及其制造方法。

发明内容

本发明是针对现有技术中，现有的绝缘体上硅双极结型晶体管的发射区具有不确定性的发射区宽度，而导致绝缘体上硅双极结型晶体管不具有一致性和再现性等缺陷，提供一种新型的基于绝缘体上硅的双极结型晶体管。

本发明的又一目的是针对现有技术中，现有的绝缘体上硅双极结型晶体管的发射区在制造过程中具有不确定性的发射区宽度，而导致绝缘体上硅双极结型晶体管不具有一致性和再现性等缺陷，提供一种新型的基于绝缘体上硅的双极结型晶体管的制造方法。

为了解决上述问题，本发明提供一种基于绝缘体上硅的双极结型晶体管，所述基于绝缘体上硅的双极结型晶体管包括：SOI衬底，所述SOI衬底进一步包括硅基衬底以及形成在所述硅基衬底上的氧化物埋层；浅沟槽隔离，形成在所述SOI衬底内；有源区，由所述浅沟槽隔离在所述SOI衬底内定义，且所述有源区位于浅沟槽隔离之间区域；具有第一导电性离子的集电区，形成在所述有源区内；具有第二导电性离子的基区，形成在所述集电区上，并位于所述有源区表面；介质层，间隔分布在所述有源区表面；具有第一导电性离子的发射区，形成在所述介质层上。所述氧化物埋层为掺杂n型离子的氧化物层。所述发射区的宽度基于介质层间隔分布的间距而定。

可选的，所述所述第一导电性离子为n型离子，所述第二导电性离子为p型离子。

可选的，所述所述第一导电性离子为p型离子，所述第二导电性离子为n型离子。

可选的，所述介质层为氧化物层。

可选的，所述氧化物层为二氧化硅层。

为解决本发明的又一目的，本发明提供一种制造基于绝缘体上硅的双极结型晶体管的方法，所述制造基于绝缘体上硅的双极结型晶体管的方法包括：在SOI衬底上刻蚀浅沟槽隔离，并定义基于绝缘体上硅的双极结型晶体管的有源区；在所述有源区内形成具有第一导电性离子的集电区；在所述集电区上淀积形成具有第二导电性离子的基区；在有源区的表面淀积介质层，所述介质层在所述有源区的表面间隔分布；在介质层的表面形成具有第一导电性离子的发射区。

可选的，所述所述第一导电性离子为n型离子，所述第二导电性离子为p型离子。

可选的，所述所述第一导电性离子为p型离子，所述第二导电性离子为n型离子。

可选的，所述介质层为氧化物层。

可选的，所述氧化物层为二氧化硅层。

综上所述，本发明通过在有源区的表面淀积间隔分布的介质层，且所述介质层之间具有一定的间隔，便使得形成在所述介质层上的发射区具有相同的发射区宽度，满足基于绝缘体上硅的双极结型晶体管的一致性和再现性。

附图说明