[发明专利]浅沟槽隔离结构形成方法有效
申请号: | 201010518627.8 | 申请日: | 2010-10-19 |
公开(公告)号: | CN102456606A | 公开(公告)日: | 2012-05-16 |
发明(设计)人: | 雷强;沈亮;高喜峰 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 隔离 结构 形成 方法 | ||
技术领域
本发明涉及半导体制造领域,特别涉及浅沟槽隔离结构形成方法。
背景技术
浅沟槽隔离技术(Shallow Trench Isolation,STI)是一种器件隔离技术。浅沟槽隔离结构形成的原理是将与浅沟槽对应的硅衬底表面刻蚀出沟槽,将二氧化硅(SiO2)填入所述沟槽中。
随着半导体工艺进入深亚微米时代,0.18微米以下的元件例如MOS电路的有源区隔离层大多采用浅沟槽隔离技术来制作,在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。
浅沟槽隔离技术的具体工艺包括:在衬底上形成浅沟槽,所述浅沟槽用于隔离衬底上的有源区,所述浅沟槽的形成方法可以为刻蚀工艺;在浅沟槽内填入介质,并在衬底表面形成介质层,所述介质材料可以为氧化硅;对所述介质进行退火;用化学机械抛光法(Chemical Mechanical Polishing,CMP)处理所述介质层。
但是,采用现有的浅沟槽隔离结构形成方法的晶体管容易产生双峰效应和反窄沟道效应。如图1所示,图1是采用现有的浅沟槽隔离结构形成方法的晶体管的Vg-log(Id)曲线,横坐标对应于栅极电压,纵坐标对应于器件宽度归一化后漏极电流的对数,其中,栅极电压在0~5V的范围内,漏极电压为0.1V,源极电压为0V,线A、线B、线C、线D所对应的衬底电压分别为0V、-1V、-2V、-3V,沟道长度为0.5um,沟道宽度为20um,图1中以虚线标记双峰效应出现的区域。此外,在浅沟槽拐角处形成边沟之后,氧化层变薄,导致栅压对有源区控制加强,使得阈值电压下降,引起反窄沟道效应。双峰效应和反窄沟道效应会导致半导体器件性能低下。
发明内容
本发明解决的问题是提供一种可以避免双峰效应和反窄沟道效应,从而改进半导体器件性能的浅沟槽隔离结构形成方法。
为解决上述问题,本发明提供一种浅沟槽隔离方法,包括:提供依次形成有衬垫氧化层和刻蚀停止层的衬底;依次刻蚀所述衬垫氧化层、刻蚀停止层直至暴露衬底,形成开口;对所述开口暴露出来的衬底进行氧化,形成扩散氧化层,所述扩散氧化层沿暴露出来的衬底向四周扩散;刻蚀所暴露的衬底,形成浅沟槽;在所述浅沟槽表面形成介质保护层;形成覆盖所述刻蚀停止层表面且填充满所述浅沟槽的隔离介质层;对所述隔离介质层进行平坦化处理直至暴露所述刻蚀停止层;去除所述刻蚀停止层和所述衬垫氧化层。
优选地,采用热氧化的方法形成所述扩散氧化层。
优选地,所述的扩散氧化层的材料为氧化硅。
优选地,所述扩散氧化层从开口暴露出来的衬底的位置开始沿衬垫氧化层逐渐变薄。
优选地,所述介质保护层的材料是氧化硅。
优选地,采用热氧化的方法形成所述介质保护层。
优选地,所述隔离介质层的材料是氧化硅。
优选地,采用高密度等离子体辅助化学气相沉积法形成所述隔离介质层。
优选地,去除部分隔离介质层所用的方法是化学机械研磨法。
优选地,去除所述衬垫氧化层和所述刻蚀停止层的方法是湿法刻蚀工艺。
与现有技术相比,本发明具有以下优点:通过对所述开口暴露出来的衬底进行氧化,形成扩散氧化层,由于在衬底和所述衬垫氧化层之间会发生鸟嘴效应,所以所述扩散氧化层沿暴露出来的衬底向四周扩散,从而在开口四周的衬底与衬垫氧化层之间形成结构致密、抗腐蚀性强的氧化区域,避免了去除刻蚀停止层和衬垫氧化层的工艺以及后续的半导体工艺中化学试剂侵蚀隔离介质层形成边沟,从而避免了双峰效应和反窄沟道效应;通过形成覆盖浅沟槽的介质保护层,修复刻蚀过程中在浅沟槽表面形成的缺陷,减小浅沟槽与后续形成的隔离介质层之间的应力,防止漏电,并对隔离介质层形成进一步的保护。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1是采用现有浅沟槽隔离结构形成方法的晶体管的Vg-log(Id)曲线示意图;
图2是现有技术在衬底内形成浅沟槽产生边沟的示意图;
图3是本发明所提供的浅沟槽隔离结构形成方法的示意性流程图;
图4至图1 1是本发明所提供的浅沟槽隔离结构形成方法的实施例的示意图;
图12是采用本发明提供的浅沟槽隔离结构形成方法的晶体管的Vg-log(Id)曲线示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010518627.8/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造