[发明专利]基于IEEE1500标准的IP核测试结构及测试方法

说明书

技术领域

本发明涉及集成电路测试领域，具体涉及IP核测试结构和方法。 

背景技术

可编程片上系统SOPC是具有一定通用性的器件，用户可以对SOPC器件进行编程来实现所需的逻辑功能，具有很高的灵活性。随着集成电路技术的快速发展，SOPC系列器件的种类日益丰富，性能不断提高，但随着SOPC规模和集成度的不断扩大，对其可靠性要求也不断提高，其测试工作变得越来越复杂。SOPC器件是基于IP核的设计，在IP核集成到SOPC内部之后，原本可测的IP核端口访问和控制变得复杂，测试时IP核的隔离、测试存取机制、测试控制和观察机制等问题便突现出来。 

为了实现对IP核的测试，首先要解决IP核的测试访问、测试控制及观察机制等大量的测试问题，需要一种规范化的设计方法。IEEE 1500标准的制定是实现IP核测试的基础，IEEE 1500标准提供了一种封装结构，在IP核上加上测试封装后，就可以与周围环境隔离作为单独实体被测试，也不会影响IP核的正常功能。但通过分析IEEE 1500标准，可以看出在IEEE 1500标准中不包含芯片级测试指令、测试数据和相应的控制信号的生成。 

在测试数据传递给被测IP核时，目前大多技术采用串行操作模式，使得测试数据的传递非常耗时。 

发明内容

本发明为了解决现有的IP核测试技术耗时长、测试效率低的问题，提供一种应用于SOPC系统的基于IEEE 1500标准的IP核测试结构及测试方法。 

基于IEEE 1500标准的IP核测试结构，它包括FPGA处理器和RS232收发器，FPGA处理器的信号通讯端与RS232收发器的信号通讯端相连，RS232收发器的上位机通讯端用于与上位机相连，所述FPGA处理器内部固化有数据缓存模块、配置信号生成模块、数据总线分配模块、测试指令生成模块、i个测试数据生成模块、顶层控制模块和命令总线分配模块，顶层控制模块的配置信号生成使能信号输出端与配置信号生成模块的配置信号生成使能信号输入端相连，顶层控制模块的数据总线分配使能信号输出端与数据总线分配模块的数据总线分配使能信号输入端相连，顶层控制模块的测试指令生成使能信号输出端与测试指令生成模块的测试指令生成使能信号输入端相连，顶层控制模块的测试数据生 成使能信号输出端同时与i个测试数据生成模块的测试数据生成使能信号输入端相连，测试指令生成模块的第1、2、…、i个IP核命令控制信号输出端分别与第1、2、…、i个被测IEEE 1500标准封装IP核的命令控制信号输入端相连，测试指令生成模块的命令总线输出端与命令总线分配模块的信号输入端通过命令总线相连，命令总线分配模块的第1、2、…、i个命令信号输出端分别与第1、2、…、i个被测IEEE 1500标准封装IP核的命令信号输入端相连，每个测试数据生成模块的IP核测试数据传输控制信号输出端与对应的被测IEEE 1500标准封装IP核的测试数据传输控制信号输入端相连，每个测试数据生成模块的IP核测试数据通讯端与对应的被测IEEE 1500标准封装IP核的第一IP核测试数据通讯端通过数据总线相连，数据缓存模块的配置信号通讯端与配置信号生成模块的配置信号通讯端相连，数据缓存模块的测试数据总线通讯端与数据总线分配模块的测试数据总线通讯端通过数据总线相连，配置信号生成模块的命令总线分配控制信号输出端与命令总线分配模块的总线分配控制信号输入端相连，配置信号生成模块的测试数据生成控制信号输出端同时与i个测试数据生成模块的测试数据生成控制信号输入端相连，配置信号生成模块的n个数据总线分配控制信号输出端与数据总线分配模块的n个数据总线分配控制信号输入端相连，i个测试数据生成模块的第二IP核测试数据通讯端与数据总线分配模块的IP核测试数据通讯端通过数据总线相连。 

它是基于IEEE 1500标准的IP核测试结构实现的，每个测试周期的具体过程如下： 

步骤A、RS232收发器2接收的数据通过数据缓存模块将串行数据转换成并行数据存入其内部的FIFO缓存器中，所述数据包括上层指令信号、配置信号和测试激励信号； 

步骤B、顶层控制模块开启配置信号生成模块，并控制配置信号生成模块从数据缓存模块中提取配置数据，配置信号生成模块将配置信号锁存在其内部的锁存器中，并将该配置信号分别发送给数据总线分配模块、测试数据生成模块和命令总线分配模块； 

步骤C、命令总线分配模块在配置数据的作用下将命令总线与被测IEEE 1500标准封装IP核的命令控制端口相连接；