[发明专利]制造集成电路装置的方法有效
申请号: | 201010522906.1 | 申请日: | 2010-10-20 |
公开(公告)号: | CN102290374A | 公开(公告)日: | 2011-12-21 |
发明(设计)人: | 蔡明桓;郑振辉;欧阳晖;邱远鸿;陈燕铭 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/336;H01L21/265;H01L21/20 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 陈红 |
地址: | 中国台湾300新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 集成电路 装置 方法 | ||
技术领域
本发明一般是有关于一种集成电路(IC)装置以及制造集成电路装置的方法,且特别是有关于一种具有受到改善的控制的表面接近量(Surface Proximity)与顶端深度(Tip Depth)的IC装置及其制造方法。
背景技术
半导体IC工业已历经快速成长的阶段。在IC发展的过程中,当几何尺寸[亦即使用制造程序所能产生的最小组件(或线)]已经缩小时,功能密度(亦即每一芯片范围中内连接装置的数量)已经普遍地增加。通过增加制造效率及降低相关的成本,此一尺度降低的程序普遍地提供许多优点。上述的尺度降低亦已增加加工与制造IC的复杂度,且为了实现上述的优点,在IC制造上类似的发展是必须的。例如,当半导体装置[例如金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistors;MOSFETs)]的尺度透过各种技术节点而降低时,应变型(Strained)源极/漏极(S/D)特征[例如压力源区域(Stressor Regions)]已使用磊晶[Epitaxial(Epi)]半导体材料来强化载子(Carrier)的移动率,并改善装置的性能。形成具有压力源区域的MOSFET是经常实施磊晶成长(Epitaxially Grown)硅(Si)以形成抬升的n型装置的源极与漏极特征,且经常实施磊晶成长硅化锗(SiGe)以形成抬升的p型装置的源极与漏极特征。与上述源极与漏极特征的形状、配置以及材料有关的各种技术已被实施,以尝试并更进一步地改善晶体管装置的性能。虽然,现有的方法一般已经适合于其所欲的目的,然而其尚无法完全满足各方面的要求。
发明内容
本发明的目的是在提供一种制造集成电路装置的方法,此方法可在IC装置的表面接近量以及顶端深度上提供受到改善的控制。
本发明提供许多不同的实施例。本发明的一实施例的其中一较广的型式包含一方法。此方法包含提供半导体基材;形成栅极结构于上述半导体基材之上;以第一掺质于上述半导体基材之上执行第一植入工艺,进而在半导体基材中形成轻掺杂源极与漏极(Lightly Doped Source and Drain;LDD)区,其中栅极结构插入于LDD区中;以第二掺质(第二掺质是相对于第一掺质)于上述半导体基材之上执行第二植入工艺,进而在半导体基材中形成掺杂区,其中栅极结构是插入于上述掺杂区中;形成栅极结构的间隙壁(Spacers);以及在上述栅极结构的二侧形成源极与漏极特征。
本发明的一实施例的其中另一较广的型式包含一方法。此方法包含提供具有第一及第二区域的半导体基材;分别在半导体基材上的第一及第二区域的内形成第一及第二栅极结构;分别在第一及第二区域中形成第一及第二LDD区;形成介电层于半导体基材之上,其中包含位在第二栅极结构之上;在半导体基材第二区域内的第二栅极结构的二侧形成掺杂区;形成第一及第二栅极结构的间隙壁;在半导体基材中的第一栅极结构的二侧形成第一凹陷部(Recess);磊晶成长第一半导体材料以填充第一凹陷部;在半导体基材中的第二栅极结构的二侧形成第二凹陷部;以及磊晶成长第二半导体材料以填充第二凹陷部,其中第二半导体材料不同于第一半导体材料。
根据本发明的又一较广的型式提供一方法。此方法包含提供具有第一及第二区域的半导体基材;分别在半导体基材上的第一及第二区域之内形成第一及第二栅极结构;分别第一及第二区域中形成第一及第二LDD区;在第一及第二栅极结构的侧壁上形成偏移间隙壁(Offset Spacers);在半导体基材第二区域内的第二栅极结构的二侧形成掺杂区;在半导体基材中的第一栅极结构的二侧形成第一凹陷部;磊晶成长第一半导体材料以填充第一凹陷部;形成第一及第二栅极结构的主要间隙壁;在半导体基材中的第二栅极结构的二侧形成第二凹陷部;以及磊晶成长第二半导体材料以填充第二凹陷部,其中第二半导体材料不同于第一半导体材料。
本发明的优点在于,透过额外的植入以在装置的源极区与漏极区之中形成掺杂区,其中掺杂区的掺质型态是相对于先前用来形成LDD区的掺质型态,借此强化基材的蚀刻选择性。此外,本发明的方法可产生受到改善的装置性能,例如:在短通道效应中受到改善的控制、增加的饱和电流、冶金(Metallurgical)栅极长度中受到改善的控制、增加的载子移动率、以及介于S/D特征与硅化物特征之间的降低的接触电阻。故本发明可提升IC装置的性能,并增加IC装置产品的竞争性。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010522906.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种LED胸部保护装置
- 下一篇:可携式无线控制低周波脉冲控制系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造