[发明专利]一种高压LDMOS器件

说明书

技术领域

本发明涉及电子技术领域内的半导体高压低阻器件，尤其涉及在体硅上制造的高压功率器件。

背景技术

随着半导体行业的迅猛发展，PIC(Power Integrated Circuit，功率集成电路)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，PIC电路中所使用的功率器件中，LDMOS(Lateral Double Diffused MOSFET，横向双扩散金属氧化物半导体场效应管)高压器件具有工作电压高、工艺简单、易于同低压CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路在工艺上兼容等特点而受到广泛关注。但是对于用Si(硅)材料制成的半导体高压功率器件，LDMOS器件的正向导通电阻相比于VDMOS(Vertical Double Diffused MOSFET，垂直双扩散金属氧化物半导体场效应晶体管)的大，而较大的正向导通电阻导致了器件尺寸的增大，从而增加了制造成本。图1是常规LDMOS器件结构示意图，图中，LDMOS器件包括衬底1、外延层2、漂移区3、漏区4、阱区5、源区6、氧化层7、源极8、栅极9、漏极10、衬底电极15。当LDMOS器件为n型时，衬底1、阱区5为p型，外延层2为n型，漂移区3为n^-型，漏区4、源区6为n⁺型；反之，当LDMOS器件为p型时，衬底1、阱区5为n型，外延层2为p型，漂移区3为p^-型，漏区4、源区6为p⁺型。该LDMOS器件中用于承担耐压的漂移区3需要用低浓度掺杂，但另一方面，要降低LDMOS器件正向导通时的导通电阻，又要求作为电流通道的漂移区3具有高掺杂浓度，这就形成了击穿电压BV与导通电阻R_on之间的矛盾。以常见MOS(Metal-Oxide-Semiconductor，金属-氧化物-半导体)器件为例，其具体关系式如下：

Ron=LDqμnND=5.39×10-9(BV)2.5]]>(对于N型MOS)

Ron=LDqμpND=1.63×10-8(BV)2.5]]>(对于P型MOS)

其中，L_D是漂移区长度，N_D为漂移区浓度，μ_n和μ_p分别为电子和空穴的迁移率，q为电子电量。由此可见，MOS器件的导通电阻与漂移区长度成正比，与其浓度成反比。长度越短，浓度越高，则导通电阻越小，由于LDMOS器件是MOS器件中的一种，因此LDMOS器件具有MOS器件的通用特性。因此为了保证一定的耐压，LDMOS器件的漂移区3的长度不能做得太短；其浓度也不能做得太高，否则会在栅极9下阱区5的PN结附近发生击穿，使LDMOS器件的反向耐压降低。

发明内容