[发明专利]准循环低密度奇偶校验码译码器及译码方法

权利要求书

1.一种准循环低密度奇偶校验码译码器，应用于固态硬盘纠错系统，其特征在于，所述译码器包括：

伴随式计算模块，用于计算待译码序列的伴随式；

判断控制模块，用于判断所述伴随式是否为全零向量，若为是则控制结束伴随式计算并输出当前码序列作为译码结果；

查找模块，用于当所述伴随式不为全零向量时，计算所述待译码序列中不满足校验方程的码元个数的集合，查找所述集合中最大值的位置；

翻转控制模块，用于将所述待译码序列中与所述集合中最大值位置对应的码元进行翻转，并将更新后的待译码序列输入所述伴随式计算模块。

2.根据权利要求1所述的译码器，其特征在于，所述判断控制模块还包括迭代次数判断模块，用于当译码迭代次数达到预设的最大迭代次数时停止译码。

3.根据权利要求1所述的译码器，其特征在于，所述译码器还包括数据序列寄存器，用于从固态硬盘读出并缓存所述待译码序列。

4.根据权利要求1所述的固态硬盘纠错系统，其特征在于，所述判断控制模块还用于在所述伴随式为全零向量时控制结束所述查找模块的运行。

5.根据权利要求1所述的译码器，其特征在于，所述校验矩阵为由m行n列的b维准循环方阵Q组成，所述准循环方阵Q的每一行是上一行右移一位的结果，第一行是最后一行右移一位的结果。

6.根据权利要求1所述的译码器，其特征在于，所述伴随式计算模块为顺序电路结构或者并行电路结构，所述并行电路结构包括m个并行设置的顺序电路结构。

7.根据权利要求6所述的译码器，其特征在于，所述顺序电路结构包括：

第一寄存器组，用于存储校验矩阵位；

第二寄存器组，用于缓存伴随式计算中间结果；

运算单元，用于对按位输入的待译码序列和校验矩阵位按位进行“与”运算，得到的结果与所述第二寄存器组缓存的伴随式计算中间结果按位进行“异或”运算，并将“异或”运算结果缓存到所述第二寄存器组，并对所述第一寄存器组中存储的校验矩阵位进行移位。

8.根据权利要求1所述的译码器，其特征在于，所述固态硬盘纠错系统包括缓冲寄存器、通道控制器、闪存以及ECC模块，所述ECC模块包括准循环低密度奇偶校验码编码器和准循环低密度奇偶校验码译码器。

9.一种准循环低密度奇偶校验码译码方法，应用于固态硬盘纠错系统，其特征在于，所述译码方法包括：

伴随式计算步骤，计算所述待译码序列的伴随式；

判断控制步骤，判断所述伴随式是否为全零向量，若为是则控制结束伴随式计算并输出当前码序列作为译码结果；

查找步骤，若所述伴随式不为全零向量，则计算所述待译码序列中不满足校验方程的码元个数的集合，查找所述集合中最大值的位置；

翻转控制步骤，将所述待译码序列中与所述集合中最大值位置对应的码元进行翻转，更新所述待译码序列并回到所述伴随式计算步骤。

10.根据权利要求1所述的译码方法，其特征在于，所述判断控制步骤还包括：若译码迭代次数达到预设的最大迭代次数则停止译码。