[发明专利]集成电路结构

说明书

技术领域

本发明涉及一种集成电路结构，尤其涉及一种鳍式场效应晶体管(FinFET)。

背景技术

随着集成电路增加的微缩及对集成电路逐渐更高的需求，晶体管须具有更高驱动电流与逐渐更小的尺寸。于是发展出鳍式场效应晶体管(finfield-effect transistors，FinFET)。鳍式场效应晶体管(FinFETs)具有提升的沟道宽度，其沟道包括形成于鳍侧壁上与鳍上表面的部分。由于晶体管的驱动电流(drive currents)与沟道宽度成正比，遂从而可增加驱动电流。

类似一平面晶体管，于鳍式场效应晶体管(FinFETs)的源极与漏极区上，可形成源极与漏极硅化物。图1揭示一鳍式场效应晶体管(FinFET)一源极/漏极区的一剖面图。源极/漏极区包括鳍20、外延半导体区22与金属硅化物层24。值得注意的是，金属硅化物层24主要形成于鳍20与外延半导体区22的顶部，而于鳍20与外延半导体区22顶部金属硅化物层24部分的厚度T1明显大于在外延半导体区22侧壁上的厚度T2。外延半导体区22侧壁的某些部分甚至可实质上无金属硅化物层24。上述方式(profile)会严重导致电流壅塞(current crowding)的增加。此外，也会增加有效源极/漏极电阻。

发明内容

为了解决现有技术的问题，根据本发明实施例的一观点，一集成电路结构包括一基板以及一鳍式场效应晶体管(FinFET)。该鳍式场效应晶体管(FinFET)包括一鳍，于该基板上，且具有一第一鳍部分与一第二鳍部分。一栅极堆叠，形成于该第一鳍部分的一上表面与侧壁上。一外延半导体层，具有一第一部分，直接形成于该第二鳍部分上，以及一第二部分，形成于该第二鳍部分的侧壁上。一金属硅化物层，形成于该外延半导体层上。该鳍式场效应晶体管的一有效金属硅化物周边的一总长度对该鳍式场效应晶体管的一鳍周边的一总长度的一周边比大于1。

本发明也揭示其他实施例。

一种集成电路结构，包括：一基板；一绝缘区，于该基板上；以及一鳍式场效应晶体管，包括：一鳍，于该基板上，包括一第一鳍部分与一第二鳍部分；一栅极堆叠，于该第一鳍部分的一上表面与侧壁上；一外延半导体层，包括一顶部，直接于该第二鳍部分上，以及侧壁部分，直接于该绝缘区上；以及一金属硅化物层，于该外延半导体层上，并与该外延半导体层具有一介面，其中该介面的一长度对该鳍的一鳍周边的一长度的一周边比大于1。

一种集成电路结构，包括：一基板；绝缘区，于该基板上；以及一鳍式场效应晶体管，包括：多个鳍，于该基板上，其中每一所述多个鳍包括一第一鳍部分与一第二鳍部分；一栅极堆叠，于每一所述多个鳍的该第一鳍部分的一上表面与侧壁上；一外延半导体层，包括一部分，直接于每一所述多个鳍的该第二鳍部分上，以及侧壁部分，直接于所述绝缘区上；以及一金属硅化物层，于该外延半导体层上，并与该外延半导体层具有一介面，其中该鳍式场效应晶体管的一有效金属硅化物周边的一总长度对所述多个鳍的周边的一总长度的一周边比大于1。

本发明可降低有效金属硅化物周边的电流壅塞，并可增加金属硅化物层与结之间的距离。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合所附附图，作详细说明如下：

附图说明

图1揭示一传统鳍式场效应晶体管(FinFET)一源极/漏极区的剖面图；

图2A～图2E根据一实施例，揭示一鳍式场效应晶体管(FinFET)的一透视图与剖面图；

图3～图13根据另一实施例，揭示多鳍(multi-fin)鳍式场效应晶体管(FinFET)的透视图与剖面图；以及

图14揭示于一外延半导体层上形成一金属层，其进一步形成于一半导体鳍上。

其中，附图标记说明如下：

公知图1

20～鳍；

22～外延半导体区；

24～金属硅化物层；

T1、T2～金属硅化物层的厚度。

本发明图2A～图14

30～鳍式场效应晶体管；

31～半导体基板；

32～浅沟槽隔离物区域(绝缘区域)；

34～半导体带；

36～鳍；

36’～伪鳍；

37～栅介电层；

38～栅极堆叠；

38’～伪栅极；

39～栅极；

40～栅间隙壁；

40’～伪栅极间隙壁；

42～外延层；

42’～外延层的侧壁部分；

43～源极/漏极延伸区；