[发明专利]导电结构和集成电路器件

说明书

技术领域

示范性实施方式涉及导电图案结构及其制造方法。更特别地，示范性实施方式涉及包括金属材料的导电图案结构及其制造方法。

背景技术

随着半导体器件变得更高度集成化，半导体器件的布线可能需要具有更小或更窄的图案宽度和/或更低的电阻。因此，已经使用具有低电阻的金属材料来形成布线。这样的金属布线可能难以通过用光刻工艺的图案化来形成。因此，镶嵌工艺(damascene process)已经用于形成金属布线。

当通过镶嵌工艺形成具有较宽图案宽度的金属布线时，金属可沉积得完全填满形成来用于形成布线的开口。形成在开口之外的区域上的金属层被去除。为了完全填满开口，金属层的沉积厚度可增大且因此待去除的金属层的厚度也可增大，由此增大制造成本。通常，开口可能未被充分完全填充有金属层，这会导致缺陷。

发明内容

示范性实施方式提供一种具有减少的工艺缺陷和/或更小复杂度制造工艺的导电图案结构，制造这样的导电图案结构的方法，及/或包括这样的导电图案结构的集成电路器件。

根据一些示范性实施方式，一种导电结构包括：接触插塞，延伸穿过衬底上的绝缘层；第一导电线和第二导电线，在该绝缘层上彼此并排地延伸；以及在该绝缘层上的连接线，该连接线延伸于该第一导电线和该第二导电线之间且电连接该第一导电线和该第二导电线。该第一导电线在该接触插塞上延伸从而提供与该接触插塞的电接触。

在示范性实施方式中，该第一导电线和该第二导电线可沿第一方向基本彼此平行地延伸，该连接线可沿基本垂直于该第一方向的第二方向延伸。

在示范性实施方式中，该绝缘层可以是模图案。该模图案可包括沿第一方向基本彼此平行地延伸的第一沟槽和第二沟槽。在该第一沟槽和该第二沟槽中可分别包括该第一导电线和该第二导电线。第三沟槽可沿第二方向延伸且在该第三沟槽中可包括该连接线。该第三沟槽可延伸穿过该模图案的在该第一沟槽和该第二沟槽之间突出的部分。

在示范性实施方式中，该第二沟槽的宽度可小于该第二沟槽的深度的两倍。该第二沟槽的深度可小于约2500埃。

在示范性实施方式中，该第二导电线的宽度可小于该第二导电线的高度的两倍。例如，该第二导电线的宽度可以小于约3500埃。该第二导电线的宽度可大于或等于该第一导电线的宽度，以及其中该连接线的宽度小于或等于该第二导电线的宽度。

在示范性实施方式中，该连接线可以是第一连接线，第二连接线可设置在该绝缘层上，第二连接线延伸于该第一导电线和该第二导电线之间且电连接该第一导电线和该第二导电线。该第一连接线和该第二连接线可基本彼此平行地延伸。

在示范性实施方式中，第三导电线可在该绝缘层上与该第一导电线并排延伸。在一些实施方式中，第三连接线可设置在该绝缘层上，延伸于该第一导电线和该第三导电线之间且电连接该第一导电线和该第三导电线。在另一些实施方式中，该第三导电线可与该第一导电线电隔离。

在示范性实施方式中，该第一导电线、该第二导电线以及该连接线可以是相同的金属层。例如，该第一导电线、该第二导电线以及该连接线可以是钨。

在示范性实施方式中，多个串联连接的晶体管可设置在该衬底上。该接触插塞可延伸穿过该绝缘层到达该衬底，从而将该第一导电线与所述多个串联连接的晶体管之一的源/漏区电连接。

根据又一些示范性实施方式，一种集成电路器件包括：在衬底上的多个晶体管；在该多个晶体管上的绝缘层；以及接触插塞，延伸穿过该绝缘层从而接触所述多个晶体管之一的源/漏区。多条导电线在该绝缘层上彼此并排地延伸，该多条导电线之一延伸在该接触插塞上。在该绝缘层上的连接线延伸于该多条导电线的所述之一与该多条导电线中的与所述之一相邻的另一条之间且将它们电连接。

在示范性实施方式中，该多条导电线之一的宽度可小于该多条导电线的所述之一的高度的两倍。

在示范性实施方式中，多条连接线可延伸于该绝缘层上且可将该多条导电线中的相邻的导电线彼此电连接。

在示范性实施方式中，该多条导电线可沿第一方向基本彼此平行地延伸，该多条连接线可沿基本垂直于该第一方向的第二方向延伸。

在示范性实施方式中，该多个晶体管可以是NAND型闪存器件的多个串联连接的存储单元晶体管。该多条导电线的所述之一、该多条导电线的与所述之一相邻的所述另一条、以及所述连接线可定义所述NAND型闪存器件的公共源线。