[发明专利]一种多功能信号发生器

权利要求书

1.一种多功能信号发生器，其特征是，所述的信号发生器包括：

波形存储器，用于存储波形数据；

中央处理器，用于根据用户的设置进行系统控制；

固定时钟源，用于提供稳定的时钟数据；

现场可编程门阵列FPGA，用于将所述固定时钟源提供的时钟数据作频率合成处理，产生FPGA的工作时钟，并根据所述中央处理器的速率设置所述波形数据的读出速率，将读出的波形数据输出；

数模变换器，用于将所述FPGA输出的波形数据进行数模变换；

模拟输出电路，用于将数模变换后的波形数据输出。

2.根据权利要求1所述的信号发生器，其特征是，所述的FPGA包括：时钟模块和先入先出FIFO模块；其中：

所述的时钟模块，用于对所述的时钟数据作频率合成，产生数模变换器的工作时钟、FIFO的读出时钟以及FIFO的写入时钟；

所述的FIFO模块，用于以设置的读出速率读出波形数据，并根据FIFO模块的数据存储情况输出用于控制写入速率的反馈信号。

3.根据权利要求1所述的信号发生器，其特征是，所述的FPGA包括：

内部波形存储器，用于存储所述中央处理器提供的波形数据，并循环的输出所述的波形数据。

4.根据权利要求2所述的信号发生器，其特征是，所述的FPGA包括：

累加器，用于根据所述中央处理器设置的频率控制字累加地址，并将累加结果分别传送给所述的波形存储器和内部波形存储器；

所述的FIFO模块输出的反馈信号传送给所述的累加器，控制累加器将累加所产生的相位地址对应的波形数据写入所述的FIFO模块或暂停累加和暂停写入所述的FIFO模块。

5.根据权利要求3所述的信号发生器，其特征是，所述的FPGA包括：

数据选择模块，用于根据所述中央处理器的参数设置从所述的波形存储器和内部波形存储器存储的两路波形数据中选出一路作为写入FIFO模块的波形数据。

6.根据权利要求2所述的信号发生器，其特征是，所述的FPGA包括：

FIFO读速率控制模块，用于根据所述中央处理器的速率设置所述FIFO模块的读出速率。

7.根据权利要求1所述的信号发生器，其特征是，所述的FPGA包括：

CPU接口模块，用于实现所述FPGA与所述中央处理器之间的通信。

8.根据权利要求1所述的信号发生器，其特征是，所述的信号发生器还包括：

网络接口，用于连接上位机或者网络；

LCD屏，用于显示波形数据；以及

键盘，用于对所述的中央处理器进行设置。