[发明专利]一种多功能信号发生器

说明书

技术领域

本发明关于信号源技术领域，具体地讲是一种多功能信号发生器。

背景技术

在现有技术中，任意发生器可以分成任意函数发生器(AFG)和任意波形发生器(AWG)。

如图1所示，AWG基于真正可变时钟结构，适用于在所有频率上生成比较复杂的波形。AWG也读取内存的内容，但其读取方式不同于AFG。AWG的波形存放在内存中。波形占用指定数量的内存位置。在可变时钟源101的每个时钟周期中，内存地址控制单元102从波形内存单元103中读出一个波形样点，送给数模转换单元(DAC)104完成数模转换，经由模拟输出电路105处理后输出。由于波形的样点数量是固定的，因此时钟速率越快，读取波形内存单元103中波形数据点的速度越快，输出频率越高。换句话说，输出信号频率完全取决于时钟频率和波形内存单元103中的波形样点数量。AWG的灵活性源自其波形内存单元103中存储的波形。波形可以采取任何形状；它可以有任意数量的畸变，或根本没有畸变。在基于PC的工具的帮助下，用户可以开发人们想得到的几乎任何物理限制内的波形。可以在仪器能够生成的任何时钟频率上，从内存中读取样点。不管时钟是以1MHz运行还是以1GHz运行，波形的形状相同。

AWG虽然适用于产生复杂的信号，如低抖动的伪随机码流(PRBS)、调制的射频信号等等。但无论通过编辑波形样点数，还是改变可变时钟源的频率，从而改变输出波形的频率都是不方便的，而且需要较长的频率切换时间。同时，时钟源的频率范围也是有限的，也就限制了最终输出波形的频率范围。例如泰克的任意波形发生器AWG5014B的采样率可调范围是10M～1.2GSa/S。

如图2所示，AFG通过读取内存的内容，来同时创建函数波形和任意波形。大多数现代AFG采用直接信号合成(DDS)技术，在广泛的频率范围上提供信号。在固定频率(fc)时钟源201的控制下，N位的相位累加器206累加频率控制字K205得到相码，相码经过相位寄存器207寻址波形存储器202进行相码-幅码变换输出不同的幅度编码，再经过DAC203得到相应的阶梯波，最后经过包括低通波器在内的模拟输出电路204处理后，即得到由频率控制字K205决定的连续变化的输出波形。输出信号的频率为K*fc/2N，输出信号的频率分辨率为fc/2N。

AFG虽然适用于输出干净规则的波形，或要求从一个频率到另一个频率快速切换，或在多条通道中必须同时提供不同频率等场合。但AFG采用固定频率的主控时钟源，采样率是固定的，当采样率不是输出波形频率的整数倍时，AFG具有较大的输出抖动。另外，AFG通过频率控制字来控制输出频率，当频率控制字较大时，相当于以跳点方式读取波形存储器，这样很多样点不能准确复现。所以AFG不太适合要求低抖动和非常窄的瞬变的应用。

发明内容

本发明实施例提供了一种多功能信号发生器，以解决AWG信号源频率切换时间慢、采样率调整范围窄的问题。

本发明的目的是，提供一种多功能信号发生器，该信号发生器包括：波形存储器，用于存储波形数据；中央处理器，用于根据用户的设置进行系统控制；固定时钟源，用于提供稳定的时钟数据；现场可编程门阵列FPGA，用于将固定时钟源提供的时钟数据作频率合成处理，产生FPGA的工作时钟，并根据中央处理器的速率设置波形数据的读出速率，将读出的波形数据输出；数模变换器，用于将FPGA输出的波形数据进行数模变换；模拟输出电路，用于将数模变换后的波形数据输出。

本发明实施例通过对FIFO读速率进行控制实现采样率的改变。并且与专用时钟电路相比，本发明只需占用少量的FPGA资源就实现了采样率的改变，实现简单、成本低，采样率的调整范围宽。本发明实施例不需要修改波表长度和时钟源频率，只需修改采样率对应的分频系数，就可修改AWG输出波形的频率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的任意波形发生器(AWG)的结构框图；

图2为现有技术的任意函数发生器(AFG)的结构框图；

图3为本发明实施例的多功能信号发生器的结构框图；

图4为本发明实施例的多功能信号发生器的硬件结构框图；

图5为本发明实施例的多功能信号发生器的工作流程图；