[发明专利]二进制内容可寻址存储器

说明书

技术领域

本发明涉及一种二进制内容可寻址存储器(content addressable memory，CAM)，尤其涉及通过减少构成内容可寻址存储器的整个晶体管的数量而使内容可寻址存储器的尺寸变小，以此提高集成度并节省电力消耗的内容可寻址存储器。

背景技术

通常的存储器只有在正确知道数据储存的地址的情况下才可以访问所储存的数据。而内容可寻址存储器(content addressable memory，CAM)是一种具有即使不知道数据被储存的正确地址，只要输入数据的内容即可查找相关内容的数据被储存的位置的地址的功能的存储器。因此在多个数据中查找特定内容时，因其具有查找与给定内容一致的数据相关的数据的、特有的检索特性，因此广泛采用利用内容可寻址存储器的IP地址查找方法，并且多使用于数据检索引擎。

这种内容可寻址存储器大致可分为二进制内容可寻址存储器(content addressable memory，CAM)和三进制内容可寻址存储器(ternary CAM)。二进制内容可寻址存储器在存储单元储存0或1数据，对输入数据和已储存的数据进行比较来检索该内容的数据被储存的位置的地址。与此相反，三进制内容可寻址存储器可在存储单元储存0或1之外的无定值，检索已储存数据时，输入0、1、无定值的组合，并与输入数据和储存数据进行比较来检索该内容的数据被储存的位置的地址。

图1是用于说明检索储存在二进制内容可寻址存储器的数据的一实例的示意图。图1(a)表示要检索的数据，图1(b)表示储存在二进制内容可寻址存储器的数据。如图1(a)所示，要检索的数据是1、1、0、1、0、0、1。内容可寻址存储器对输入数据和已储存的数据进行比较，在储存的数据中与输入数据一致的、储存在第三行的数据作为一致数据进行检索。如此，二进制内容可寻址存储器在储存的数据中检索与输入数据整体上一致的内容的数据，因此即使不知道数据储存的地址也可以只根据数据的内容来容易地检索所储存的数据。

图2是用于说明现有二进制内容可寻址存储器的概略性的电路图。

参考图2，现有的二进制内容可寻址存储器包括储存部10、位线部、字线(WL)及比较电路部20。该储存部10用于储存0、1的数据；该位线部由向储存部10输入要储存的数据或输入用于判断已储存数据的比较数据的第一位线(BL)和第二位线(BL/)组成；该字线(WL)用于控制储存部10的激活；该比较电路部20通过对输入的比较数据和储存部10中储存的储存数据进行比较来判断内容可寻址存储器中储存的储存数据和输入的比较数据是否一致。

储存部10具备与位线部(BL，BL/)源连接的第一NMOS晶体管(M1)和第二NMOS晶体管(M2)及，以循环环形式连接并储存通过位线部(BL，BL/)输入的数据的一对逆变器(I1，I2)。在此，第一逆变器(I1)和第二逆变器(I2)分别由一个PMOS晶体管和NMOS晶体管组成。

一方面，比较电路部20具备：匹配线(ML)，通过预充信号以高电平进行预充；第三NMOS晶体管(M3)和第四NMOS晶体管(M4)，由于一对逆变器(I1，I2)分别连接有关口，通过一对逆变器(I1，I2)中储存的数据激活/非激活；及第五NMOS晶体管(M5)，匹配线(ML)上连接有漏极。第三NMOS晶体管(M3)和第四NMOS晶体管(M4)是互相连接的，在第三NMOS晶体管(M3)和第四NMOS晶体管(M4)连接的节点(A)中连接第五NMOS晶体管(M5)的关口。在此，第五NMOS晶体管(M5)的源是接地的。判断储存部10中储存的数据时，字线(WL)处于非激活状态，在通过位线部(BL，BL/)输入的比较数据和储存部10中储存的储存数据一致时，匹配线(ML)保持预充电状态，输出高电平的比较值。相反，通过位线部(BL，BL/)输入的比较数据和储存部10中储存的储存数据不同时，匹配线(ML)就会被卸载，输出低电平的比较值。

发明内容

如上所述的现有二进制内容可寻址存储器在向储存部10输入数据时需要分别向第一输入线(BL)和第二输入线(BL/)输入数据，特别是，储存部10具备多个晶体管，即与输入线部(BL，BL/)连接的两个NMOS晶体管(M1，M2)及组成一对逆变器(I1，I2)的4个晶体管(未图示)，总共6个晶体管。由此，现有二进制内容可寻址存储器具备储存部10中使用的6个晶体管和比较电路部20中使用的3个晶体管，总共9个晶体管。