[发明专利]移位寄存器单元、栅极驱动装置及液晶显示器

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

第一薄膜晶体管，其漏极与第一时钟信号输入端连接，源极与第一信号输出端连接；

第二薄膜晶体管，其漏极与第一信号输出端连接，栅极与复位信号输入端连接，源极与低电平信号输入端连接；

第三薄膜晶体管，其漏极与所述第一时钟信号输入端连接，栅极与所述第一薄膜晶体管的栅极连接，源极与第二信号输出端连接；

第四薄膜晶体管，其漏极与所述第三薄膜晶体管的漏极连接，栅极与第二时钟信号输入端连接，源极与低电平信号输入端连接；

第五薄膜晶体管，其栅极和漏极均与起始信号输入端连接，源极与所述第一薄膜晶体管的栅极连接；

电容，其两端分别与所述第一薄膜晶体管的栅极和源极连接；

所述第一时钟信号输入端用于输入时钟信号；所述第二时钟信号输入端用于输入与所述第一时钟信号输入的信号反相的时钟信号；所述复位信号输入端用于输入复位信号；所述起始信号输入端用于输入起始信号；所述低电平信号输入端用于输入低电平信号；所述第一信号输出端用于输出栅极驱动信号；所述第二信号输出端用于向相邻的下一个移位寄存器单元提供控制信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：下拉模块，用于控制所述栅极驱动信号在需要保持低电平的阶段，将所述栅极驱动信号的电平拉至低电平。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉模块包括驱动单元和下拉单元；

所述驱动单元用于驱动所述下拉单元在所述栅极驱动信号需要保持低电平的阶段工作；

所述下拉单元用于在所述驱动单元的控制下将所述栅极驱动信号拉至低电平。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述驱动单元包括：

第九薄膜晶体管，其漏极和栅极与所述第一时钟信号输入端连接；

第十薄膜晶体管，其漏极与所述第一时钟信号输入端连接，栅极与所述第二时钟信号输入端连接，源极与所述第九薄膜晶体管的源极连接；

第十一薄膜晶体管，其漏极与所述第九薄膜晶体管的源极和第十薄膜晶体管的源极连接，栅极与所述第三薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

所述下拉单元包括：

第六薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极与所述第九薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第七薄膜晶体管，其漏极与所述第一信号输出端连接，栅极与所述第九薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第八薄膜晶体管，其漏极与所述第一信号输出端连接，栅极与所述第二时钟信号输入端连接，源极与所述低电平信号输入端连接。

5.根据权利要求3所述的移位寄存器单元，其特征在于，所述驱动单元包括：

第十二薄膜晶体管，其漏极与高电平信号输入端连接，栅极与所述第一时钟信号输入端连接；

第十三薄膜晶体管，其漏极与所述第十二薄膜晶体管的源极连接，栅极与所述第二时钟信号输入端连接，源极与所述低电平信号输入端连接；

第十四薄膜晶体管，其漏极与所述第十二薄膜晶体管的源极连接，栅极与所述第三薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

所述下拉单元包括：

第六薄膜晶体管，其栅极与所述第十二薄膜晶体管的源极连接，漏极与所述第五薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第七薄膜晶体管，其漏极与所述第一信号输出端连接，栅极与所述第十二薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第八薄膜晶体管，其漏极与所述第一信号输出端连接，栅极与所述第二时钟信号输入端连接，源极与所述低电平信号输入端连接；

所述高电平信号输入端用于输入高电平信号。

6.根据权利要求4或5所述的移位寄存器单元，其特征在于，还包括第十五薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极与所述复位信号输入端连接，源极与所述低电平信号输入端连接。