[发明专利]移位寄存器单元、栅极驱动装置及液晶显示器

说明书

技术领域

本发明实施例涉及驱动技术领域，尤其涉及一种移位寄存器单元、栅极驱动装置及液晶显示器。

背景技术

在薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)中，通常通过栅极驱动装置向像素区域的各个薄膜晶体管的栅极提供栅极驱动信号。栅极驱动装置可以通过阵列工艺形成在液晶显示器的阵列基板上，这种技术也称作GOA技术(Gate on Array，简称GOA)。

采用GOA技术形成的液晶显示器栅极驱动装置包括多个移位寄存器单元，一个移位寄存器单元输出一个栅极驱动信号。移位寄存器单元需要与像素区域(像素区域是指液晶显示器的显示区域，包括多个子像素)的栅线连接，像素区域的栅线上存在负载，栅线上的负载会导致移位寄存器单元输出的栅极驱动信号产生延迟。

现有技术中的栅极驱动装置中，一个移位寄存器单元输出的栅极驱动信号除了需要驱动栅线，还需要作为相邻的下一个移位寄存器单元的控制信号(例如，作为相邻的下一个移位寄存器单元的帧起始信号)输入到相邻的下一个移位寄存器单元中。这样，相邻的下一个移位寄存器单元产生的栅极驱动信号就会产生更大的延迟。以此类推，各个移位寄存器之间相当于产生了一种延迟累积，从而导致栅极驱动装置输出的栅极驱动信号准确性降低。

发明内容

本发明提供一种移位寄存器单元、栅极驱动装置及液晶显示器，用以解决现有技术中由于延迟累积导致栅极驱动装置输出的栅极驱动信号准确性低的问题。

本发明实施例提供了一种移位寄存器单元，包括：

第一薄膜晶体管，其漏极与第一时钟信号输入端连接，源极与第一信号输出端连接；

第二薄膜晶体管，其漏极与第一信号输出端连接，栅极与复位信号输入端连接，源极与低电平信号输入端连接；

第三薄膜晶体管，其漏极与所述第一时钟信号输入端连接，栅极与所述第一薄膜晶体管的栅极连接，源极与第二信号输出端连接；

第四薄膜晶体管，其漏极与所述第三薄膜晶体管的漏极连接，栅极与第二时钟信号输入端连接，源极与低电平信号输入端连接；

第五薄膜晶体管，其栅极和漏极均与起始信号输入端连接，源极与所述第一薄膜晶体管的栅极连接；

电容，其两端分别与所述第一薄膜晶体管的栅极和源极连接；

所述第一时钟信号输入端用于输入时钟信号；所述第二时钟信号输入端用于输入与所述第一时钟信号输入的信号反相的时钟信号；所述复位信号输入端用于输入复位信号；所述起始信号输入端用于输入起始信号；所述低电平信号输入端用于输入低电平信号；所述第一信号输出端用于输出栅极驱动信号；所述第二信号输出端用于向相邻的下一个移位寄存器单元提供控制信号。

本发明还提供了一种液晶显示器栅极驱动装置，包括顺次连接的n个如前所述的移位寄存器单元；n为自然数；

除第一个移位寄存器单元和第n个移位寄存器单元之外，每个移位寄存器单元的第二信号输出端均和相邻的上一个移位寄存器单元的复位信号输入端以及相邻的下一个移位寄存器单元的起始信号输入端连接；

第一个移位寄存器单元的第二信号输出端与第二个移位寄存器单元的起始信号输入端连接；

最后一个移位寄存器单元的第二信号输出端与第n-1个移位寄存器单元的复位信号输入端以及自身的复位信号输入端连接。

本发明还提供了一种液晶显示器，包括如前所述的液晶显示器栅极驱动装置。

本发明提供的移位寄存器单元、栅极驱动装置及液晶显示器，第一薄膜晶体管的栅极和第三薄膜晶体管的栅极均与第五薄膜晶体管的源极连接，第一薄膜晶体管的漏极和第三薄膜晶体管的源极均与第一时钟信号输入端连接，第三薄膜晶体管的漏极与第二信号输出端连接，第一薄膜晶体管的源极与第一信号输出端连接，这样一种连接方式可以保证第一信号输出端输出的信号和第二信号输出端输出的信号大致相同，并且由于第二信号输出端不与像素区域的栅线连接，不会受到像素区域的负载的影响，第二信号输出端输出的信号相较于第一信号输出端输出的信号，具有较小的延迟。用第二信号输出端输出的信号作为相邻的下一个移位寄存器单元所需的控制信号，可以解决由于延迟累积导致栅极驱动装置输出的栅极驱动信号准确性低的问题，提高栅极驱动信号的准确性。

附图说明