[发明专利]薄膜晶体管及其制造方法

说明书

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种薄膜晶体管及其制造方法。

背景技术

近年来，随着光电技术与半导体制造技术的日益成熟，平面显示器便蓬勃发展起来，其中液晶显示器基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，更逐渐取代传统的阴极射线管显示器而成为近年来显示器产品的主流。一般而言，液晶显示器可分为非晶硅薄膜晶体管(amorphous silicon thinfilm transistor)液晶显示器及低温多晶硅薄膜晶体管(low temperaturepoly-silicon thin film transistor)液晶显示器等两种。

由于低温多晶硅薄膜晶体管具有较高的载子移动率与较佳的元件稳定性，因此其在产品设计上的应用较广。然而，当面板朝向大尺寸发展，低温多晶硅薄膜晶体管的制作却受限于工艺温度与机台规格，使其难以应用于大尺寸面板中。举例来说，在低温多晶硅薄膜晶体管的工艺中，必须采用植入方式来形成掺杂区，然而现有的植入机台规格却无法搭配大尺寸面板的工艺来形成低温多晶硅薄膜晶体管。相反，非晶硅薄膜晶体管的工艺较符合大面积化生产的要求，因此，有人提出结合多晶硅工艺与非晶硅工艺来制作多晶硅薄膜晶体管，举例来说，以固相结晶技术(Solid Phase Crystallization，SPC)等结晶方式来形成多晶硅薄膜晶体管的结晶部分，而其余部分则在非晶硅薄膜晶体管的生产线中完成，以避免使用掺杂机台。然而，经由实验证实，以上述方法所形成的多晶硅薄膜晶体管的结构特性会受到通道层的蚀刻工艺的影响，而元件特性将明显受通道层结构所影响。

发明内容

本发明提供一种薄膜晶体管及其制造方法，使薄膜晶体管具有较佳的元件特性。

本发明提出一种薄膜晶体管，其包括一基板、一半导体层、一图案化掺杂半导体层、一源极与一漏极、一栅绝缘层以及一栅极。半导体层配置于基板上。图案化掺杂半导体层配置于半导体层的相对两侧上方。源极与漏极配置于图案化掺杂半导体层上且位于半导体层的相对两侧上方，其中被源极与漏极覆盖的部分半导体层具有一第一厚度，以及位于源极与漏极之间且未被源极与漏极覆盖的部分半导体层具有一第二厚度，第二厚度介于200埃至800埃。栅绝缘层配置于源极与漏极以及部分半导体层上。栅极配置于栅绝缘层上。

其中，该第二厚度介于300埃至400埃。

其中，该半导体层包括一多晶硅层。

其中，该图案化掺杂半导体层包括一N型掺杂非晶硅层。

其中，该图案化掺杂半导体层包括一第一掺杂半导体层与一第二掺杂半导体层，该第一掺杂半导体层位于该半导体层与该源极之间且包覆该半导体层的一第一侧表面，该第二掺杂半导体层位于该半导体层与该漏极之间且包覆该半导体层的一第二侧表面，其中该第一侧表面与该第二侧表面位于该半导体层的相对两侧。

其中，该第一掺杂半导体层的内侧边缘与该源极的内侧边缘对齐，以及该第二掺杂半导体层的内侧边缘与该漏极的内侧边缘对齐。

其中，该第一掺杂半导体层的外侧边缘与该源极的外侧边缘对齐，以及该第二掺杂半导体层的外侧边缘与该漏极的外侧边缘对齐。

其中，该第一厚度大体上大于该第二厚度。

其中，该第一厚度大体上等于该第二厚度。

本发明另提出一种薄膜晶体管的制造方法。于一基板上形成一半导体层，半导体层具有一第一厚度。于半导体层上形成一图案化掺杂半导体层。于图案化掺杂半导体层上形成一源极与一漏极，源极与漏极位于半导体层的相对两侧上方，其中位于源极与漏极之间且未被源极与漏极覆盖的半导体层具有一第二厚度，第二厚度介于200埃至800埃。于源极与漏极上形成一栅绝缘层，以覆盖源极与漏极、图案化掺杂半导体层以及半导体层。于栅绝缘层上形成一栅极。

其中，该第二厚度介于300埃至400埃。

其中，该第一厚度大体上大于该第二厚度。

其中，该图案化掺杂半导体层包括N型掺质。

其中，该图案化掺杂半导体层的形成方法包括沉积法。

其中，该图案化掺杂半导体层的形成方法包括化学气相沉积法。

其中，该图案化掺杂半导体层的形成方法包括：于该半导体层上形成一半导体材料层；进行一掺杂工艺，将该半导体材料层转变成一掺杂半导体材料层；以及移除部分该掺杂半导体材料层，以于该半导体层的相对两侧上方形成该图案化掺杂半导体层。