[发明专利]一种改善NFET性能的应力层的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种改善NFET性能的应力层的形成方法。

背景技术

随着半导体技术的不断发展，集成电路的集成化程度越来越高，器件的尺寸也不断减小。器件尺寸不断减小导致器件的性能受到很大影响。例如，当沟道的长度缩小到50nm以下时，器件开始表现出短沟道效应，包括载流子迁移率下降、阈值电压增大等问题。

为了减少由于尺寸缩小造成的问题，可以通过应力技术来改善器件沟道区的应力，从而提高载流子的迁移率，提高器件的性能。具体是通过在金属-氧化物-半导体场效应管(MOSFET)的沟道区引入双轴应变或者单轴应变，以增加沟道区载流子的迁移速率，提高MOSFET的器件响应速度，改善MOSFET器件的性能。提供这种应力的方式被称为应力记忆技术(SMT，Stress Memorization Technique)。具体的应力记忆技术是在半导体器件的NFET(N-type Field-Effect Transistor，N型场效应晶体管)或PFET(P-type Field-Effect Transistor，P型场效应晶体管)上方的固有应变材料层，即应力层，(所述应力层可以为氮化硅层等)，并进行高温退火工艺以使应力被记忆在半导体器件上，例如记忆在栅极多晶硅或扩散区或硅衬底中，通过应力改变在FET的栅极下沟道处的硅原子的间距，减小载流子通行所受到的阻碍，也就是相当于减小了电阻，因而半导体器件发热量和能耗都会降低，例如，对于n型MOSFET来说，增大栅极下沟道处的硅原子的间距，从而运行速度则会得到提升。然后去除应变材料，使应力得以保留并改进电子或空穴的迁移率，因而改善半导体整体的性能。

现有技术中，应力层的主流材料是氮化硅，氮化硅层通常采用化学气相沉积法(CVD，Chemical Vapor Deposition)方法淀积形成。然而，采用化学气相沉积法形成的氮化硅层含有大量的氢键(例如Si-H键、N-H键)，在后续高温退火过程中，Si-H键和N-H键会断裂形成一部分氢，氢向外界环境和向内部氧化硅层扩散，而氧化硅层对于氢没有阻挡效果，所以氢会经过氧化硅层扩散到达有源区(S/D区)，在有源区中与掺杂离子硼发生置换，加速硼的钝化和扩散，导致有源区中硼的流失，影响NFET的阈值电压(Vt，Threshold Voltage)，进而降低NFET的性能。

专利号为US2009/0289284的美国专利公开了一种用于改善NFET性能的高应力氮化硅层。上述专利公开了，在淀积形成氮化硅层后，对氮化硅层进行氮气处理(Nitrogen gas treatment)或紫外线处理(Ultra-violet treatment)，以去除氮化硅层中大量的Si-H键，从而提高应力层的应压力。然而上述专利未考虑到在氮化硅层中还含有大量的N-H键，N-H键相比于Si-H键更为稳定，破坏N-H键的温度在1000℃以上，而上述专利公开的紫外线处理温度在250℃至500℃，故氮气处理和紫外线处理均无法去除N-H键，氮化硅层仍存有大量的氢键，在后续退火工艺过程中仍有大量氢扩散至有源区影响器件的性能。

发明内容

本发明要解决的技术问题是，提供一种能够有效阻隔在NFET器件上形成的应力层中氢扩散至有源区(S/D区)，减小在退火工艺中氢对有源区中掺杂离子硼的钝化和扩散的影响，改善的NFET性能的方法。

为解决上述问题，本发明提供一种改善NFET性能的应力层的形成方法，包括以下步骤：

提供一包含NFET的衬底；

在所述NFET表面形成氧化硅层；

对所述氧化硅层进行氮化处理，以形成隔绝层；

在所述隔绝层表面形成应力层。

进一步的，所述氧化硅层的形成方法为化学气相沉积法。较佳的，所述氧化硅层的厚度为

优选的，所述氮化处理步骤包括，利用含有氮的等离子体轰击所述氧化硅层。

较佳的，所述等离子体轰击时间为10秒～120秒。

较佳的，所述等离子体轰击的功率为50W～200W。

可选的，所述等离子体为N₂，N₂O，NH₃或N₂H₂。进一步的，所述隔绝层的材料为氮氧化硅。

进一步的，所述隔绝层的厚度为

进一步的，所述应力层的材料为氮化硅。

优选的，所述应力层的形成步骤包括，利用化学气相沉积法形成氮化硅层；对所述氮化硅层进行退火工艺。