[发明专利]半导体裸片及形成导电元件的方法

说明书

技术领域

本发明涉及一种半导体封装工艺，特别涉及一种倒装芯片封装的导电元件(Conductive feature)的结构和制造方法。

背景技术

倒装芯片技术在半导体元件封装中扮演重要的角色。倒装芯片微电子构件包括电子组件面向下与例如电路板的基底直接电性接触，其使用焊锡凸块作为内连线。倒装芯片封装由于相较于其它封装方法在尺寸、效能和灵活性上的优点，因而被大量采用。

然而，标准的凸块制造方法具有许多缺点。举例来说，聚酰亚胺(polyimide)层可能在制造工艺中产生损坏，聚酰亚胺层的表面上可能会残留一些污染。因此，增加总体组件的失效率(failure rate)。

因此，业界需要改进结构和方法，以形成具有良好电性表现的半导体晶片的导电元件。

发明内容

为了解决现有技术中存在的上述问题，本发明提供一种半导体裸片，包括一基底；一接合垫，位于基底上方，接合垫具有一第一宽度；一聚酰亚胺层，位于基底和接合垫上方，聚酰亚胺层于接合垫上方具有一第一开口，第一开口有一第二宽度；一硅基保护层，位于聚酰亚胺层上，硅基保护层于接合垫上方具有一第二开口，第二开口有一第三宽度，其中第一开口和第二开口形成一具有侧壁的组合开口，暴露部分接合垫；一凸块下金属化层，位于组合开口的侧壁上方，且接触接合垫的暴露部分；及一导电元件，位于凸块下金属化层上。

本发明提供一种半导体裸片，包括一基底；一低介电常数介电层，位于基底上方；一接合垫，位于低介电常数介电层上方，接合垫具有一第一宽度；一聚酰亚胺层，位于基底和接合垫上方，聚酰亚胺层包括具有第二宽度的第一开口；一氮化硅层，直接位于聚酰亚胺层上方，氮化硅层包括一具有第三宽度的第二开口，其中第一开口和第二开口形成一具有侧壁的组合开口，暴露部分接合垫，且第二宽度小于第三宽度；一凸块下金属化层，衬垫组合开口的侧壁，位于氮化硅层的顶部部分上，且接触接合垫的暴露部分；及一导电元件，位于凸块下金属化层上。

本发明提供一种形成导电元件的方法，包括：形成一接合垫于一基底上方，接合垫具有一第一宽度；形成一聚酰亚胺层于基底和接合垫上方，聚酰亚胺层于接合垫上方具有一第一开口，第一开口有一第二宽度；形成一硅基保护层于聚酰亚胺层上，硅基保护层于接合垫上方具有一第二开口，第二开口有一第三宽度，其中第一开口和第二开口形成一具有侧壁的组合开口，暴露部分接合垫；形成一凸块下金属化层于组合开口的侧壁上方，且接触接合垫的暴露部分；及形成一导电元件于凸块下金属化层上。

本发明各实施例可用来改进传统焊锡凸块工艺的缺点；在各实施例中，硅基保护层保护聚酰亚胺层，防止其受到后续等离子体清洁工艺的损伤；聚酰亚胺层中开口的宽度与硅基保护层中开口的宽度相对于接合垫的宽度的比例的适当范围可改进构件的良率。

附图说明

图1-图8显示本发明实施例制造一导电元件的各阶段的剖面图。

主要附图标记说明：

101～基底；103～内连线层；

105～保护层；107～接合垫；

108～侧壁；109～聚酰亚胺层；

111～开口；113～硅基保护层；

114～侧壁；115～组合开口；

117～凸块下金属化层；118～顶部部分；

119～导电元件。

具体实施方式

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。

以下详细讨论许多不同实施例的制造和使用，然而，值得注意的是，本揭示提供许多可应用的发明概念，其可以各种特定方式实施。以下所讨论的实施例仅是用来揭示，并不用来限定本发明。

图1-图8显示本发明实施例制造一结构各阶段的剖面图。在此用的“基底”这个名词是指表面上形成有各种膜层和集成电路组件的半导体基底。在一些实施例中，基底包括硅或化合物半导体，例如GaAS、InP、Si/Ge或SiC。膜层的范例包括介电层、掺杂层、金属层、多晶硅层和连接一层或多层的插塞。集成电路组件的范例包括晶体管、电阻和/或电容。基底包括制作于基底表面上的多个半导体裸片(die)，其中每个裸片包括一或多个集成电路。上述半导体裸片以裸片间的切割线(未示出)分隔。以下的工艺步骤将会于基底表面的多个半导体裸片上进行。