[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法，特别是涉及LDMOS晶体管(横向双扩散MOS晶体管)及其制造方法。

背景技术

LDMOS晶体管具有开关速度快速、易用于电压驱动系统等特征，有效利用该特征而被使用在开关式稳压器或各种驱动器、DC-DC转换器等中，其成为目前的功率/高耐压领域的关键设备。

一般，LDMOS晶体管的性能以其截止时的耐压(击穿耐压)和导通电阻表示。但是，它们通常处于折衷的关系，难以使高的耐压和低的导通电阻并存。因此，在如何使该并存实现这点上进行了多年开发。

下面，一边参照图17，一边对日本特开2004-22769号公报(以下，作为公知文献1)记载的现有的LDMOS晶体管进行说明。图17是表示形成于P型半导体衬底上的N沟道LDMOS晶体管的概略构造图。(a)是从俯视概略图，(b)是剖面概略图。另外，(b)的剖面概略图表示(a)的显示区域中用线L1-L2切断的部分的剖面。此外，在(a)的俯视概略图中，省略(b)图示的要素中的层间绝缘膜15、源电极21、及漏电极22的图示。

如图17所示，现有的N沟道LDMOS晶体管以与形成于P型半导体衬底1的表面的P型体区3的底面连续的方式，通过高能量注入形成P型埋入扩散区91。在P型半导体衬底1的表面，与P型体区3相离开而形成有低浓度N型漂移区(drift region)5，P型埋入扩散区91以前端到达该N型漂移区5内的方式埋入形成。在图17(a)中，用向右下斜线来标出形成有该P型埋入扩散区91的区域。

在P型体区(body region)3内的表面，形成有高浓度N型的源极区6及高浓度P型的体接触区7。在N型漂移区5内的表面的一部分区域形成有高浓度N型的漏极区8。另外，图17中，漏极区8在漂移区5内隔着形成于该漂移区5上的场氧化膜11形成于源极区6的相反侧。

在半导体衬底1上隔着栅极氧化膜13形成有栅电极14，该栅电极14以共同重叠(overlap)于P型体区3的一部分及N型漂移区5的一部分上的方式形成。栅电极14的一部分以跨上场氧化膜11上的方式形成。而且，以覆盖包含该栅电极14的半导体衬底1的整个面的方式形成有层间绝缘膜15。

而且，以贯通层间绝缘膜15且与N型源极区6和P型体接触区7接触的方式形成有源电极21。同样，以贯通层间绝缘膜15且与N型漏极区8接触的方式形成有漏电极22。利用源电极21，N型源区域6和P型体区3成为电气同电位。

在N沟道LDMOS晶体管中，在测定截止时的耐压时，将源电极21及栅电极14设定在GND电位，对漏电极22施加正电位。这样，当对漏极-源极间施加反偏电压时，在某电压下耗尽层内的电场达到临界电场，产生雪崩击穿，在漏极-源极间电流开始急剧流动。这时的施加电压为晶体管的耐压值。

一般，在LDMOS晶体管中，当在漏极-源极间施加反偏压时，在下层形成有栅极氧化膜的位置存在的栅电极的漏极区侧的端部即栅极边缘(图17中的区域A)处电场集中，成为耐压下降的主要原因。因此，为了提升耐压，使该栅极边缘的电场缓和尤为重要。此外，当在栅极边缘(gate edge)附近电场集中时，有时会引起因在栅极氧化膜13上残留一些电荷带来的可靠性上的问题，因此，使栅极边缘的电场缓和，这在使LDMOS晶体管的可靠性提高的方面也是很重要的。

因此，为了使该栅极边缘的电场缓和，在公知文献1记载的现有的LDMOS晶体管中，如上所述，以与P型体区3的整个底面连续的方式设置P型埋入扩散区91，将该P型埋入扩散区91以埋入至N型漂移区5内的方式利用高能量注入而形成。这时，P型埋入扩散区91以比N型漂移区5高的浓度形成。

在如图17所示的构造之下，当在漏极-源极间施加反偏压时，耗尽层从P型埋入扩散区91与N型漂移区5的接合界面开始延伸，如前所述，P型埋入扩散区91以比N型漂移区5高的浓度形成，因此，耗尽层容易向N型漂移区5延伸，由此，N型漂移区5的整个区域实质上被耗尽化。其结果是，可以使包含栅极边缘(区域A)的表面附近的电场充分缓和。由此，在确保相同的耐压的情况下，可以将N型漂移区5的浓度设定在更高浓度，因此，可以大幅改善器件的耐压与导通电阻的折衷关系(trade-off relation)。

在设计LDMOS晶体管时，一般，与电路上的使用条件相匹配地，以确保截止耐压并且使导通电阻最小化的方式，设定适当的N型漂移区5的浓度以及漂移长(图17中的L_漂移)。