[发明专利]非线性电路时域模型降阶方法及装置

权利要求书

1.一种非线性电路时域模型降阶方法，其特征在于，其包括步如下骤：

步骤201：读取电路网表文件，写成状态空间方程形式；

步骤202：利用“训练输入”获取系统状态轨迹，在状态轨迹上选取展开点，对非线性系统进行分段线性化处理；

步骤203：对于分段线性系统中的每一个线性系统，使用小波基产生合适的投影矩阵；

    分步骤31：将待求的时间区间投影到小波基时间区域；

   分步骤32：根据误差分布要求构造非线性压扩函数                                                ，构造压扩小波基函数；

    分步骤33：确定小波基的阶数并将状态变量用压扩后的小波基展开；

   分步骤34：在配置点上对线性系统进行离散，获得小波基展开系数所满足的Sylvester方程；

    分步骤35：求解sylvester方程获得小波基展开系数；

步骤204：根据每个线性系统的投影矩阵，得到最后的总的投影矩阵对分段线性系统进行模型降阶获得非线性系统的降阶模型。

2.按权利要求1所述的非线性电路时域模型降阶方法，其特征在于，所述的方法采用C/C++/FORTRAN等编程语言实现并经过编译制得TPWL-wavelet程序（104）。

3.一种应用权利要求1所述的非线性电路时域模型降阶方法的装置（112），其特征在于，包括输入单元（102）、输出单元（103）、程序存储单元（105）、内存（106）、存储管理单元（107）、输入输出桥接单元（108）、处理器（109）、外部总线（110）和系统总线（111）；

其中，

所述的输入单元（102）、输出单元（103）和程序存储单元（105）直接连接到外部总线（110）；外部总线（110）通过输入输出桥接单元（108）与系统总线（111）相连；所述的内存（106）通过存储管理单元（10）7连接到系统总线（111）；所述的处理器（109）直接连接到系统总线（111）；在所述的程序存储单元（105）中存储有实现本发明非线性电路时域模型降阶方法的TPWL-wavelet程序（104）；

所述的待测非线性电路特征数据（101）通过输入单元（102）传输至分析装置（112）；分析装置（112）通过输出单元（103）对外传送分析结果；

所述的非线性电路模型降阶装置（112）对非线性电路进行模型降阶时，通过输入单元（102）输入非线性电路特征数据（101）至内存（106）；所述的输入单元可以是键盘、外部存储设备或网络连接；同时，实现本发明非线性电路时域模型降阶方法的TPWL-wavelet程序（104）也被载入内存；所述的处理器（109）执行TPWL-wavelet程序（104）对非线性电路进行模型降阶，降阶结果经过输出单元以图形或文本的形式通过输出单元（103）提供给用户。